一种电荷泵环振型锁相环的制作方法
【技术领域】
[0001]本发明涉及一种锁相环，尤其涉及一种电荷栗环振型锁相环。
【背景技术】
[0002]电荷栗环振型锁相环是一种常见的锁相环结构，一般包括鉴频鉴相器、电荷栗、低通滤波器、压控振荡器和分频器。电荷栗环振型锁相环在锁定过程中，通过鉴频鉴相器分辨出输入时钟信号与锁相环输出时钟分频后信号的相位差控制电荷栗工作，电荷栗产生对应控制电压，控制电压通过低通环路滤波器抑制稳态误差后，控制压控振荡器由低频向高频振荡。在锁相环电路中，鉴频鉴相器、电荷栗、低通滤波器、压控振荡器和分频器形成了一个反馈系统，该反馈系统直到参考时钟和反馈信号相位一致或者相差一个固定值时，将锁相环锁定。因此通过锁相环电路，可产生频率和相位被锁定到固定频率和相位的输出信号。
[0003]通常情况下，电荷栗环振型锁相环需要鉴频鉴相器调整电荷栗控制环振由低频向高频振荡，由于初始频率较低，锁相环需要较长的时间才能进入锁定。且一旦发生失锁，整个锁相环重新进入稳定状态还是需要较长时间。另一方面，传统的电荷栗环振型锁相环采用电阻/电容结构环路滤波器的低通模型，锁相环的环路带宽及阻尼因子是一个固定值，因此存在着随着输出频率增加，带宽不足而抖动增大的问题。同时，传统的电荷栗环振型锁相环需要维持环振在工作频带内的线性，因此还需要基准供环振稳定振荡，需要消耗额外的面积及功耗。
【发明内容】
[0004]本发明要解决的技术问题是提供一种能够快速锁定、抖动低的锁相环，。
[0005]本发明解决其技术问题所采用的技术方案是:一种电荷栗环振型锁相环，包括鉴频鉴相器、电荷栗组、自偏置环路滤波器、自适应快速锁定器、压控振荡器和分频器，所述电荷栗组由并联的第一电荷栗和第二电荷栗构成，所述电荷栗环振型锁相环内设置有第一反馈环路和第二反馈环路;所述鉴频鉴相器、电荷栗组、自偏置环路滤波器、压控振荡器和分频器依次相连，分频器的输出端与鉴频鉴相器的输入端相连，以此构成所述电荷栗环振型锁相环的第一反馈环路;所述自适应快速锁定器的输出端接入自偏置环路滤波器的输入端，所述分频器的输出端还连接自适应快速锁定器的输入端，所述自适应快速锁定器、自偏置环路滤波器、压控振荡器和分频器构成所述电荷栗环振型锁相环的第二反馈环路。
[0006]所述鉴频鉴相器的输入端同时接受输入时钟信号和分频器输出的分频时钟信号，所述鉴频鉴相器的输出端分别向第一电荷栗和第二电荷栗输出控制信号，所述第一电荷栗的输出端与自适应快速锁定器的输出端合并连接后接入自偏置环路滤波器，所述第二电荷栗的输出端单独接入自偏置环路滤波器。
[0007]所述电荷栗环振型锁相环能够提供复位信号RST给鉴频鉴相器、自适应快速锁定器、自偏置环路滤波器和分频器使鉴频鉴相器、自适应快速锁定器、自偏置环路滤波器和分频器处于复位状态，所述自适应快速锁定器能够提供使能信号给鉴频鉴相器、第一电荷栗和第二电荷栗控制鉴频鉴相器、第一电荷栗和第二电荷栗开启/关闭。
[0008]具体的，所述自偏置环路滤波器包括第一开关电容、第二开关电容、第三开关电容、第一自偏置发生器、第二自偏置发生器和第三自偏置发生器;所述第一开关电容、第二开关电容和第三开关电容具有相同的结构，每个开关电容均由一个晶体管和与该晶体管的漏极连接的电容组成，晶体管的栅极连接复位信号，晶体管的源极连接电源;第一开关电容的第一电容与第一电荷栗的输出、自适应快速锁定器的输出和第一自偏置发生器的输入连接;第二开关电容的第二电容与第二电荷栗的输出、第二自偏置发生器的输入和第一自偏置发生器的输出连接;第三开关电容的第三电容与第二自偏置发生器的输出和第三自偏置发生器的输入连接;第三自偏置发生器产生控制信号输出给压控振荡器。
[0009]进一步的，所述第一自偏置发生器、第二自偏置发生器和第三自偏置发生器结构相同，每个自偏置发生器均包括差分输入的放大器，第一对称负载、第二对称负载和电流镜反馈回路;第一对称负载由源极和漏极相互耦合的PMOS晶体管M4和PMOS晶体管M5组成，第二对称负载由源极和漏极相互耦合的PMOS晶体管M6和PMOS晶体管M7组成;所述放大器的一端输入连接PMOS晶体管M4的栅极，另一端输入同时连接PMOS晶体管M4的漏极、PMOS晶体管M5的栅极和漏极;所述电流镜反馈回路包括NMOS晶体管M8和匪OS晶体管M9，WOS晶体管M8的栅极、匪OS晶体管M9的栅极和放大器的输出相互连接，第一对称负载的漏极输出连接WOS晶体管M8的源极，第二对称负载的漏极输出连接WOS晶体管M9的源极;第一对称负载和第二对称负载的源极均连接电源，PMOS晶体管M4的栅极作为自偏置发生器的输入端，PMOS晶体管M7的栅极作为自偏置发生器的输出端。
[0010]具体的，所述自适应快速锁定器包括第一频率电压转换器、第二频率电压转换器、控制补偿器、比较器、基准和自适应电荷调整器;第一频率电压转换器的输入连接分频时钟和输入时钟，输出连接比较器;第二频率电压转换器的输入连接输入时钟，输出连接比较器和控制补偿器；比较器输出两个互补的比较结果E及EN;基准的输出连接控制补偿器；自适应电荷调整器同时连接比较器和控制补偿器。
[0011]进一步的，所述第一频率电压转换器和第二频率电压转换器具有相同的结构，每个频率电压转换器均包括鉴频器，第四开关电容，第五开关电容，第六开关电容和恒流源；第四开关电容由晶体管M25和第四电容组成，第五开关电容由晶体管M26和第五电容组成，第六开关电容由晶体管M27和第六电容组成；晶体管M25的源极连接电源，栅极连接鉴频器，漏极连接第四电容和晶体管M26的源极；晶体管M26的栅极连接鉴频器，漏极连接第五电容、恒流源和晶体管M27的源极；晶体管M27的栅极连接复位信号，漏极连接第六电容并输出信号;所述鉴频器将输入信号的频率特征转换为开关的控制信号，控制开关电容内电容充/放电，将信号频率与电流的关系转换为电容上电压量。
[0012]进一步的，所述控制补偿器包括PMOS晶体管M10、PM0S晶体管M11、PM0S晶体管M15、PMOS晶体管M16、NM0S晶体管M12、NM0S晶体管M13和NMOS晶体管M14;PM0S晶体管MlO和PMOS晶体管Mll的源漏相连;PMOS晶体管Mll的栅极连接第二频率电压转换器输出的电压信号，PMOS晶体管MlO的栅极连接其自身的漏极和PMOS晶体管Mll的漏极;匪OS晶体管M12的漏极连接匪OS晶体管M14的栅极、PMOS晶体管MlO的漏极和PMOS晶体管Ml I的漏极，匪OS晶体管M12的栅极连接匪OS晶体管M13的源极和匪OS晶体管M14的漏极，匪OS晶体管M12的源极接地;匪OS晶体管M13的源极接地，栅极受与控制补偿器连接的基准控制;PMOS晶体管M15的漏极、PMOS晶体管M15的源极、PMOS晶体管M16的漏极、PMOS晶体管M16的源极、匪OS晶体管M14的漏极相互连接形成控制补偿器的输出。
[0013]进一步的，所述自适应电荷调整器包括压控电流源，第七开关电容，偏置电压产生单元和通道开关;偏置电压产生单元