图像传感器及像素拼接阵列的串亚像元读取方法
【专利摘要】本发明涉及一种图像传感器及像素拼接阵列的串亚像元读取方法，该传感器像素阵列中的任意一个像素，其第二FD端与相邻行像素的第一FD端直接连接，像素的第二FD端通过行拼接控制开关与相邻行像素的第二FD端连接，通过列拼接控制开关与相邻列像素的第二FD端连接。读取方法是在连续帧之间按向下串s/m行拼接像素单元或按水平串t/n列拼接像素单元的方式改变像素拼接规则，按行读取改变像素拼接规则后各拼接像素单元的总电荷作为拼接后图像的像素值，从而得到拼接后的各帧图像；m/n分别为像素拼接单元的行数和列数，s≤m/2，t≤n/2；该方法可获得额外信息量，从而提高了由于像素拼接而损失的分辨率。
【专利说明】图像传感器及像素拼接阵列的串亚像元读取方法
【技术领域】
[0001]本发明属于半导体图像感测【技术领域】，涉及一种图像传感器阵列及像素拼接阵列的串亚像元读取方法。
【背景技术】
[0002]拼接技术在图像传感器中应用广泛，基本原理为把几个相邻像素拼接在一起作为一个整体，读出收集的总电荷，可提高图像传感器信噪比与帧速率，充分提高灵敏度。现有的图像传感器拼接技术，通常只能实现固定的一种或几种像素数目的拼接，无法根据实际应用的需求，灵活改变拼接像素数目 。另外，现有的采用拼接技术的图像传感器，虽然提高了信噪比，但像元尺寸被增大，图像分辨率会明显降低。
【发明内容】
[0003]本发明所要解决的技术问题是提供一种图像传感器，该图像传感器像素拼接阵列的像素数目可灵活控制。
[0004]为解决上述技术问题，本发明的图像传感器包括MXN像素阵列，其中M、N分别为像素阵列的行数和列数；对于像素阵列中的任意一个像素Paj)，其第二 FD端2与相邻行像素P(i+1，j)的第一 FD端I直接连接，并且像素P(i，」)的第二 FD端2通过一个行拼接控制开关5与相邻行像素P(i+1，j)的第二 FD端2连接，通过一个列拼接控制开关6与相邻列像素P(i，J+1)的第二 FD端2连接；其中i，j分别为该像素所在的行号和列号。
[0005]连接每两列像素之间的列拼接控制开关由列静态地址％、V2........Vk........Vn控制，Vk取值为I则控制第K列开关打开，取值为O控制第K列开关关断；每两行之间的
行拼接控制开关由行静态地址A1' A2........Ak........Am控制，Ak取值为I则控制第K
行开关打开，取值为O控制第K行开关关断，行静态地址和列静态地址的不同取值可灵活实现不同像素数目的拼接。
[0006]本发明所要解决的另一个技术问题是提供一种上述图像传感器像素拼接阵列的串亚像元读取方法，该方法能够找回因拼接技术而损失的图像分辨率。
[0007]为解决上述技术问题，本发明的图像传感器像素拼接阵列的串亚像元读取方法如下:
[0008]对于像素拼接单元为m行、η列像素阵列的图像传感器:
[0009]在第一帧，令列静态地址Vpn为0，其余列静态地址为I，行静态地址Atprl、Atpi为0，其余行静态地址为1，从而控制第Pn列拼接控制开关、第qm行拼接控制开关和第qm_l行拼接控制开关关断，其余拼接控制开关打开；由第qm- (m-1)行~第qm行、第pn- (n_l)列~第Pn列像素拼接成第q行第P列拼接像素单元；按行读取各拼接像素单元的总电荷作为拼接后图像的像素值；其中P、q为自然数，pn - N, qm - M ；
[0010]在读取第二帧信号之前，改变像素拼接规则；
[0011]令列静态地址Vpn为O,其余列静态地址为I,行静态地址As、As-PAqn-AqmH为?，其余行静态地址为I，从而控制第pn列列拼接控制开关、第S、S-1、qm+s、qm+s-1行行拼接控制开关关断，其余拼接控制开关打开；由第I?s行、第pn- (η-1)列?第pn列像素拼接成第I行第P列拼接像素单元；由第qm+s- (m-1)行?第qm+s行、第pn- (n_l)列?第pn列像素拼接成第q+Ι行第P列拼接像素单元；由剩余行、第Pn- (η-1)列?第pn列像素拼接成最后一行第P列拼接像素单元；按行读取此时各拼接像素单元的总电荷作为拼接后图像的像素值；其中s < m/2 ;
[0012]或者，令列静态地址Vt、列静态地址Vpn+t为0，其余列静态地址为1，行静态地址Atp、行静态地址Atpri为0，其余行静态地址为I ;从而控制第t、pn+t列拼接控制开关和第qm-1、qm行拼接控制开关关断，其余拼接控制开关打开；由第qm_ (m-1)行?第qm行、第I列?t列像素拼接成第q行第I列拼接像素单元，由第qm- (m-1)行?第qm行、第pn+t-(η-1)列?第pn+t列像素拼接成第q行第P+1列拼接像素单兀；由第qm-(m-l)行?第qm行、剩余列像素拼接成最后一列拼接像素单元；按行读取此时各拼接像素单元的总电荷作为拼接后图像的像素值；其中t < n/2 ;
[0013]以此类推，在连续帧之间按向下串s/m行拼接像素单元或按水平串t/n列拼接像素单元的方式改变像素拼接规则，按行读取改变像素拼接规则后各拼接像素单元的总电荷作为拼接后图像的像素值，从而得到拼接后的各帧图像。
[0014]本发明在连续帧之间，按向下串s/m行拼接像素单元或者按水平串t/n列拼接像素单元改变像素拼接规则，并按行读取各拼接像素单元的总电荷作为拼接后图像的像素值，得到拼接后的各帧图像，可获得额外信息量，从而提高了由于像素拼接而损失的分辨率。
【专利附图】
【附图说明】
[0015]下面结合附图和【具体实施方式】对本发明作进一步详细说明。
[0016]图1是图像传感器结构示意图。
[0017]图2a、图2b是本发明实施例1的图像传感器像素拼接方法示意图。
[0018]图3a、3b是本发明的图像传感器像素拼接阵列的串亚像元读取方法实施例1的示意图。
[0019]图4是本发明的图像传感器像素拼接阵列的串亚像元读取方法实施例2的示意图。
[0020]图5是本发明的图像传感器像素拼接阵列的串亚像元读取方法实施例3、4的示意图。
[0021]图6a、6b是本发明的图像传感器像素拼接阵列的串亚像元读取方法实施例5的示意图。
【具体实施方式】
[0022]如图1所示，本发明的图像传感器包括MXN像素阵列，M为像素阵列的行数，N为像素阵列的列数。图像传感器内，每个像素有上下两个FD (FPoatingdiffusion)端:第一FD端I和第二 FD端2，上下两个转移栅(TX)3、4。上下两个转移栅3、4分别控制每个像素的电荷转移方向。像素P11的第二 FD端2与像素P21的第一 FD端I直接相连，像素P11的第二 FD端2通过一个行拼接控制开关5与像素P21的第二 FD端2连接，像素P11的第二 FD端2通过一个列拼接控制开关6与像素P12的第二 FD端2连接。行拼接控制开关5和列拼接控制开关6用来控制不同像素FD端的连接与关断。对于任意一个像素，例如像素P33，其第二 FD端2与相邻行像素P43的第一 FD端I直接连接，并且像素P33的第二 FD端2通过一个行拼接控制开关5与相邻行像素P43的第二 FD端2连接，通过一个列拼接控制开关6与相邻列像素P34的第二 ro端2连接。
[0023]所述列拼接控制开关6由列静态地址％、V2........Vk........Vn控制，V1取值
为I则控制第一列开关打开，取值为O控制第I列开关关断'%、V3依此类推。行拼接控制
开关5由行静态地址Ap A2........Ak........Am控制，A1取值为I则控制第I行开关打
开，取值为O控制第I列开关关断，A2、A3依此类推；行静态地址和列静态地址的不同取值可灵活实现不同像素数目的拼接。
[0024]图1中仅标示图像传感器像素阵列，像素的TX、FD与行、列拼接控制开关连接关系，实际图像传感器还包括读出电路、控制总线与输出总线等，未在图中标示出，不受本发明所限制。行、列静态地址可通过外部时序控制，也可由芯片(图像传感器)内部集成驱动电路产生。
[0025]上述的图像传感器像素阵列通过行、列静态地址的不同组合，可实现不同像素数目的拼接，如 1X2、2X1、2X2、3X3、4X4 等。
[0026]对于一个MXN像素阵列的图像传感器，利用像素拼接方法实现mXη像素阵列拼接，行、列静态地址取值如表I所示。
[0027]表1:实现mXn像素阵列拼接，行、列静态地址选取
【权利要求】
1.一种图像传感器，包括MXN像素阵列，其中Μ、N分别为像素阵列的行数和列数；其特征在于对于像素阵列中的任意一个像素Pa」)，其第二 FD端(2)与相邻行像素Ρ(?+1，」)的第一 FD端(I)直接连接，并且像素P(i，j)的第二 FD端(2 )通过一个行拼接控制开关(5 )与相邻行像素P(i+1」_)的第二 FD端(2)连接，通过一个列拼接控制开关(6)与相邻列像素P(i，J+1)的第二 FD端(2)连接；其中i，j分别为该像素所在的行号和列号。
2.一种如权利要求1所述的图像传感器的像素拼接阵列的串亚像元读取方法如下: 对于像素拼接单元为m行、η列像素阵列的图像传感器: 在第一帧，令列静态地址Vpn为O，其余列静态地址为1，行静态地址A—、Aqm为O，其余行静态地址为1，从而控制第Pn列拼接控制开关、第qm行拼接控制开关和第qm_l行拼接控制开关关断，其余拼接控制开关打开；由第qm- (m-1)行~第qm行、第pn- (n_l)列~第Pn列像素拼接成第q行第P列拼接像素单元；按行读取各拼接像素单元的总电荷作为拼接后图像的像素值；其中P、q为自然数，pn ≤N, qm ≤ M ； 在读取第二帧信号之前，改变像素拼接规则； 令列静态地址Vpn为O，其余列静态地址为1，行静态地址为O，其余行静态地址为I，从而控制第pn列列拼接控制开关、第S、s-1、qm+s、qm+s-1行行拼接控制开关关断，其余拼接控制开关打开；由第I~s行、第pn- (η-1)列~第pn列像素拼接成第I行第P列拼接像素单元；由第qm+s- (m-1)行~第qm+s行、第pn- (n_l)列~第pn列像素拼接成第q+Ι行第P列拼接像素单元；由剩余行、第Pn- (η-1)列~第pn列像素拼接成最后一行第P列拼接像素单元；按行读取此时各拼接像素单元的总电荷作为拼接后图像的像素值；其中s ≤ m/2 ; 或者，令列静态地址Vt、列静态地址Vpn+t为O,其余列静态地址为1，行静态地址Aqm、行静态地址Atprl为O，其余行静态地址为I ;从而控制第t、pn+t列拼接控制开关和第qm-1、qm行拼接控制开关关断,其余拼接控制开关打开；由第qm- (m-1)行~第qm行、第I列~t列像素拼接成第q行第I列拼接像素单元，由第qm- (m_l)行~第qm行、第pn+t_ (n_l)列~第pn+t列像素拼接成第q行第p+1列拼接像素单元；由第qm- (m_l)行~第qm行、剩余列像素拼接成最后一列拼接像素单元；按行读取此时各拼接像素单元的总电荷作为拼接后图像的像素值；其中t ≤n/2 ; 以此类推，在连续帧之间按向下串s/m行拼接像素单元或按水平串t/n列拼接像素单元的方式改变像素拼接规则，按行读取改变像素拼接规则后各拼接像素单元的总电荷作为拼接后图像的像素值，从而得到拼接后的各帧图像。
3.根据权利要求2所述的图像传感器像素拼接阵列的串亚像元读取方法，其特征在于所述 m=2, n=l, s=l。
4.根据权利要求2所述的图像传感器像素拼接阵列的串亚像元读取方法，其特征在于所述 m=l, n=2, t=l。
5.根据权利要求2所述的图像传感器像素拼接阵列的串亚像元读取方法，其特征在于所述 m=2, n=2 ；s=l 或 t=l。
6.根据权利要求2所述的图像传感器像素拼接阵列的串亚像元读取方法，其特征在于所述 m=3, n=3 ；s=l 或 t=l。
7.根据权利要求2所述的图像传感器像素拼接阵列的串亚像元读取方法，其特征在于所述 m=4，n=5 ；s=l 或 s=20
8.根据权利要求2所述的图像传感器像素拼接阵列的串亚像元读取方法，其特征在于所述 m=4，n=5 ；t=l 或 t=20
【文档编号】H04N5/357GK103458197SQ201310344571
【公开日】2013年12月18日 申请日期:2013年8月8日 优先权日:2013年8月8日
【发明者】王欣洋, 周泉, 马成 申请人:长春长光辰芯光电技术有限公司