模数转换器及成像系统的制作方法

本实用新型整体涉及成像设备，并且更具体地讲，涉及具有模数转换器 (ADC)的成像设备。

背景技术：

图像传感器常在电子设备诸如移动电话、相机和计算机中用于捕获图像。在典型布置方式中，电子设备设置有被布置成像素行和像素列的图像像素阵列。通常将电路耦合到各个像素列以读出来自图像像素的模拟图像信号。模数转换器用于将该模拟图像信号转换为对应的数字图像数据。

ADC通常是具有积分器和比较器的单斜率ADC，其提供数字输出。在积分期间，积分器用于生成斜坡波形，该斜坡波形在比较器的第一输入处被接收。比较器的第二输入接收模拟输入。比较斜坡波形与模拟输入，直至两种信号相等(例如当比较器更改输出或“反相”时)。然后积分器重置并重复斜坡行为，并且比较器重复比较过程。记录比较器每次反相时所对应的数值。数值对应于作为ADC的数字输出而输出的数字数据。

在示例性构造中，图像像素阵列中的每一列耦合到相应列的专用ADC (例如，专用单斜率ADC)。然而，在ADC工作期间，比较器反相以及其它功耗事件可在给定时间集中(例如所有列的相应ADC内的比较器同时反相)，从而导致功率线波动(例如功率尖峰、电流浪涌)。因此，比较器反相时间的集中可致使计数抖动、电源噪声、线性误差以及其它不期望的效果。

因此，期望能够提供具有改进的模数转换器电路的成像设备。

技术实现要素：

本实用新型的一种实施方案提供一种模数转换器，用于接收模拟信号并输出对应于所述模拟信号的数字数据，包括：比较器，所述比较器具有输入端子和输出端子，其中由所述比较器接收的所述模拟信号用于生成逻辑信号，并且其中所述输出端子输出所述逻辑信号；数字数据生成电路，所述数字数据生成电路接收来自所述比较器的所述逻辑信号并且生成对应于所述模拟信号的所述数字数据；以及偏移分布电路，所述偏移分布电路耦合到所述比较器的所述输入端子，所述偏移分布电路将偏移电压选择性地注入到所述比较器的所述输入端子。

根据另一个实施方案，所述偏移分布电路包括：将接地端子选择性地耦合到所述比较器的所述输入端子的开关；插置在所述开关和所述比较器的所述输入端子之间的电容器；和附加开关，所述附加开关将提供参考电压的电压源选择性地耦合到所述比较器的所述输入端子，其中所述电容器插置在所述附加开关和所述比较器的所述输入端子之间。

根据另一个实施方案，其中所述偏移分布电路还包括：可将所述偏移分布电路选择性地连接至所述比较器的主开关，其中所述主开关插置在所述电容器和所述比较器的所述输入端子之间。

根据另一个实施方案，其中所述比较器的所述输入端子接收斜坡波形，所述斜坡波形利用所述比较器与所述模拟信号进行比较，以生成所述逻辑信号。

根据另一个实施方案，其中所述比较器的所述输入端子接收所述模拟信号，并且其中所述比较器包括：附加输入端子，所述附加输入端子接收斜坡波形，所述斜坡波形利用所述比较器与所述模拟信号进行比较，以生成所述逻辑信号。

根据另一个实施方案，还包括：耦合到所述比较器的所述附加输入端子的附加偏移分布电路，所述附加偏移分布电路将附加偏移电压选择性地注入到所述比较器的所述附加输入端子。

根据另一个实施方案，还包括：插置在所述比较器的所述输入端子和所述输出端子之间的第一自动归零开关；和将提供重置电压的电压源耦合到所述比较器的所述附加输入端子的第二自动归零开关。

本实用新型的再一种实施方案提供一种成像系统，包括：中央处理单元；存储器；透镜；输入-输出电路；成行和成列布置的图像传感器像素的阵列，其中所述透镜使图像光聚焦到图像传感器像素的所述阵列上，并且其中所述图像传感器像素被配置为响应于所述图像光而生成模拟图像信号；以及多个模数转换器单元，其中每个模数转换器单元耦合到图像传感器像素的所述阵列的相应列，其中每个模数转换器单元被配置为将来自其相应列的模拟信号转换为对应于所述模拟信号的数字像素数据，并且其中每个模数转换器单元包括：转换电路，所述转换电路接收来自所述相应列的所述模拟信号，并输出对应于所述模拟信号的所述数字像素数据；和偏移注入电路，所述偏移注入电路耦合到所述转换电路的输入端子，所述偏移注入电路将偏移电压注入到所述转换电路。

根据再一个实施方案，其中每个偏移注入电路包括：电容器；和将所述电容器耦合到所述转换电路的开关，其中当所述开关闭合时，所述偏移注入电路耦合到所述转换电路，并且其中每个偏移注入电路接收参考电压，所述参考电压作为所述偏移电压经由所述电容器传送至所述转换电路。

根据再一个实施方案，其中第一给定偏移注入电路将第一偏移电压注入到第一转换电路，其中第二给定偏移注入电路将第二偏移电压注入到第二转换电路，其中所述第一偏移电压和所述第二偏移电压为随机确定的，并且其中所述第一偏移电压和所述第二偏移电压在对应于所述图像传感器阵列内的行的读出时序的规则时间间隔后被更改。

附图说明

图1为根据实施方案的例示性电子设备的示意图，该电子设备具有图像传感器和处理电路以便使用图像像素阵列来捕获图像。

图2是根据实施方案的耦合到模数转换器电路的例示性像素阵列的示意图。

图3A是ADC电路内ADC电路的单个单元的电路图。

图3B是操作ADC电路内图3A中所示类型的ADC电路的单个单元的时序图。

图3C是同时操作ADC电路内图3A中所示类型的ADC电路的多个单元的时序图。

图4是根据实施方案的包括偏移分布功能的ADC电路内ADC电路的例示性单个单元的电路图。

图5A至图5D是根据多个实施方案的ADC电路的单个单元内的偏移分布电路的各种构造的例示性框图。

图6A是同时操作ADC电路内图3A中所示类型的ADC电路的多个单元的简化时序图。

图6B是根据实施方案的同时操作包括偏移分布功能的ADC电路内图 5A中所示类型的ADC电路的多个单元的例示性时序图。

图6C是根据实施方案的同时操作包括偏移分布功能的ADC电路内图 5B中所示类型的ADC电路的多个单元的例示性时序图。

图7A是根据实施方案包括基于图像像素阵列中的列的奇偶性的偏移分布功能的ADC电路构造的例示性电路图。

图7B是根据实施方案的用于操作图7A中所示类型的ADC电路的例示性时序图。

图8是根据实施方案的包括基于图像像素阵列内像素颜色类型的偏移分布功能的ADC电路构造的例示性框图。

图9是例示性图，示出根据实施方案的ADC电路的注入偏移电压和模拟增益设置之间的示例性关系。

图10是根据实施方案的ADC电路的例示性电路图，该ADC电路包括偏移分布电路和开关电路，所述电路选择性地实现偏移分布功能。

图11A是根据实施方案的ADC电路构造的例示性框图，该ADC电路包括基于ADC电路的模拟增益设置的偏移分布功能。

图11B和图11C是根据实施方案的用于操作图11A中所示类型的ADC 电路的例示性时序图。

图12是根据实施方案的包括基于电阻梯的偏移分布功能的ADC电路构造的例示性框图。

图13是根据实施方案的包括基于随机偏移分布的偏移分布功能的ADC 电路构造的例示性框图。

图14是根据实施方案的用于为图13所示的随机偏移分布提供计划的例示性时序图。

图15是根据本实用新型实施方案的处理器系统的框图，该处理器系统可采用图1至图14的一些实施方案。

具体实施方式

电子设备，诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多) 的像素。典型的图像传感器可例如具有数十万或数百万像素(例如，百万像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件所生成的电荷相对应。

图1为示例性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器来捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、移动电话、平板计算机、网络相机、摄像机、视频监控系统、汽车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应的图像传感器16。透镜14可包括固定透镜和/或可调透镜，并且可包括形成于图像传感器16的成像表面上的微透镜。在图像捕获操作期间，可通过透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应数字图像数据的电路。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。

存储和处理电路18可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关联的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(例如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。如果需要，可使用耦合到处理电路18的有线和/或无线通信路径将经处理的图像数据提供给外部设备(例如，计算机、外部显示器或其它设备)。

如图2中所示，图像传感器16可包括具有成行成列地布置的图像传感器像素22(有时在本文称为图像像素或像素，未按比例绘制)的像素阵列 20(未按比例绘制)。阵列20可包括例如几百或几千行以及几百或几千列图像传感器像素22。

如果需要，图像像素22可包括一个或多个光敏区，以响应于图像光而生成电荷。图像像素22内的光敏区可成行成列地布置在阵列20上。图像阵列20可设置有滤色器阵列，该滤色器阵列具有允许单个图像传感器对不同颜色的光进行采样的多个滤色器元件。例如，诸如阵列20中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的红色、绿色和蓝色图像传感器像素对对应的红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由重复的2×2个图像像素的单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适的示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何所需数量的图像像素22上方形成任何所需颜色和任何所需图案的滤色器元件。

图2的图像传感器16仅为例示性的。为清楚起见，在图2中省略了图像传感器16(图1)中的一些特征部。如果需要，图像传感器16中也可包括附加特征部以提供附加功能。例如，阵列20可包括不从入射光收集图像信号的光学暗像素(例如黑色像素，在图2中未示出)。暗像素可使用屏蔽结构来屏蔽入射光。任何合适的屏蔽结构可用于防止入射光到达暗像素的感光区域。另选地，可使用任何期望的方法禁用暗像素上的感光区域，以使暗像素对入射光不敏感。暗像素可用于数字修正和/或作为围绕有效像素的物理保护带。另选地，可以任何期望的图案形成暗像素。

图像传感器16还可包括控制和处理电路24。控制电路24可耦合到行控制电路26(有时在本文称为行解码器或行驱动器)和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26 可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素22。一根或多根导线诸如列线32可耦接至阵列20中的像素22的每一列。列线32可用于从像素22读出图像信号以及用于将偏置信号(例如，偏置电流或偏置电压)提供给像素22。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的像素行，并且可沿列线32读出由该像素行中的图像像素22生成的图像信号。

图像读出电路28可通过列线32接收图像信号(例如，由像素22生成的模拟像素值)。可在列线32上取得阵列20的像素输出信号(例如LN信号)。例如，可在第一条列线32上取得阵列20的信号LN[0]。可在第二条列线32上取得阵列20的信号LN[1]。可在倒数第二条列线32上取得阵列 20的信号LN[N-2]。可在最后一条列线32上取得阵列20的信号LN[N-1]。

图像读出电路28可包括采样保持电路，用于采样和临时保存从阵列20、放大器电路、模数转换器(ADC)电路35读出的图像信号。ADC电路35可包括多个ADC电路34(在本文有时称为单元ADC 34或ADC单元电路34)、偏置电路、列存储器、锁存器电路或耦合到阵列20中的一个或多个像素列用于操作像素22以及从像素22读出图像信号的其它电路。读出电路28中的ADC电路35可将从阵列20接收的模拟像素值转换成对应的数字像素值 (有时称为数字图像数据或数字像素数据)。ADC电路35的电路下游可进一步处理数字像素数据。图像读出电路28可针对一个或多个像素列中的像素将数字像素数据提供给控制和处理电路24和/或处理器18(图1)。例如，数字相关双采样处理可在ADC电路35的下游发生。这只是例示性的，如果需要，可在ADC电路35的下游或上游进行其它处理操作。各个ADC单元电路34可统称为ADC电路35。

此外，读出电路还可包括计数器电路36以及斜波发生器38。在操作ADC电路34的单个单元时，可在ADC电路34的端子处接收斜坡波形(例如随着时间推移电压线性增大的波形，或者随着时间推移电压线性减小的波形)。斜波发生器38可生成在ADC电路34处接收的斜坡波形。斜坡波形可具有给定斜率。斜率的陡度可通过ADC电路34的增益设置来确定。例如，斜坡在低模拟增益情形或低ADC位分辨率情形中可比在高模拟增益情形或高位分辨率情形中更陡。由于阵列20的每个列可耦合到相应的ADC电路34，斜波发生器38可同时生成多个斜坡波形以操作每个相应的ADC电路34。斜波发生器38可包括操作放大器、电容器、积分器或任何其它期望的电路以生成斜坡波形。

可在ADC电路34内使用相应的比较器来比较每个斜坡波形与每个相应的模拟输入信号。当每个相应的比较器反相时(例如当给定时间的模拟输入信号的值变得比给定时间的斜坡波形值的相应值更大时，或反之亦然)，可生成数值并存储在存储器中。为了记录数值，计数器电路可将时钟信号CLK 提供给斜波发生器38以及相应地耦合到每个列的ADC电路34的多个单元。提供给斜波发生器38以及每个相应ADC电路34的时钟信号CLK可能相同。例如，可将全局时钟信号(例如时钟信号CLK)提供给斜波发生器38以及相应的ADC电路34。全局时钟信号可具有给定的时钟周期。可在比较期间生成数值时将时钟周期用于量化。数值可从数据线33上的ADC电路34输出。

具体而言，图3A示出了如图2所示的示例性ADC电路34的电路图。 ADC电路34可包括比较器40。比较器40可包括第一输入端子和第二输入端子，以及输出端子。第一输入端子可接收信号RAMPIN。第一输入端子在本文中有时可称为输入RAMPIN。第一输入端子可通过电容器42耦合到斜坡信号RAMP(例如来自斜波发生器38的斜坡波形)。第二输入端子可接收信号SIGIN。第二输入端子在本文中有时可称为输入SIGIN。第二输入端子可通过电容器44耦合到模拟输入信号LN(例如来自对应列线的重置信号、来自对应列线的图像信号)。第一输入端子也可耦合到供应重置电压VCM 的重置电压源。第一输入端子可经由第一自动归零开关48耦合到重置电压源。第二输入端子也可经由第二自动归零开关50耦合到比较器40的输出端子。输出信号ADCOUT的比较器40的输出端子耦合到锁存器存储器46。输出信号ADCOUT可为逻辑信号。锁存的存储器46可为任何期望的锁存的存储器电路，其具有设置和重置功能。锁存的存储器46可接收时钟信号(例如时钟信号CLK)，该时钟信号根据时钟信号的时钟周期来驱动锁存的存储器46。锁存器存储器可向下游电路(例如线存储器)输出对应于输入模拟信号的数字数据。

在图3B中示出了操作图3A所示类型的ADC电路34的示例性时序图。从时间t1到t2，第一自动归零开关和第二自动归零开关可闭合(例如启用) 以允许两个输入端子重置为默认状态(例如逻辑低电平处的ADCOUT信号和信号SIGIN，重置电压VCM处的RAMP信号)。在时间t3时，可开始在 CDS读出中从相应列读出模拟重置信号。可经由电容器44将模拟重置信号作为信号SIGIN提供给(例如在比较器的第二终端处接收)比较器40的第二端子。同时，在时间t3时可经由电容器42开始将斜坡信号作为信号 RAMPIN提供给(例如在比较器的第一端子处接收)比较器40的第一端子。在斜坡信号RAMP将电容器42充电时，信号RAMPIN先保持不变。随后，信号RAMPIN开始对应于斜坡信号RAMP的斜坡波形而斜线升降。从时间 t3开始，可生成比较器40的输出信号ADCOUT并输出至锁存器存储器46。换句话讲，信号ADCOUT可为逻辑高电平(例如逻辑值1)并向锁存器存储器46提供逻辑高电平。锁存器存储器46可根据锁存器存储器46接收的信号ADCOUT和时钟信号CLK的逻辑高电平来开始存储值(例如显示为锁存的数据)。时钟信号CLK可对应于锁存器存储器46接收的CLK数据。

在时间t4时，信号RAMPIN可等于信号SIGIN(例如信号RAMPIN的电压电平可等于信号SIGIN的电压电平)。因此，信号ADCOUT可更改值以将逻辑低电平输出(例如输出逻辑值0)至锁存器存储器46。当在锁存器存储器46处接收到逻辑低电平时，锁存器存储器46可停止存储值。如果需要，在时间t4时，从时间t3到t4存储的数值可从锁存器存储器46传输至下游线存储器。在时间t4后，信号RAMPIN可继续斜线升降(例如在提供减小斜坡信号的情况下，继续线性减小电压)。信号RAMPIN中持续的斜坡可能不进一步影响比较器40。持续的斜坡可根据全局时钟信号(例如时钟信号CLK)继续进行，这可能停止斜线升降过程。如果需要，全局时钟信号可持续启动信号RAMPIN的斜线升降，直至禁用(例如断开)自动归零开关 48和50。

在CDS中读出模拟图像信号再读出模拟重置信号之前，可禁用自动归零开关48和50以使输入和输出恢复为默认状态。在时间t5时，对于模拟图像信号，可能类似地发生与时间t3时的模拟重置信号的情形中相似的过程。具体而言，在时间t5时，在比较器40处接收到与来自斜波发生器48的信号 RAMP对应的新斜线升降信号RAMPIN。也在比较器40处将模拟图像信号作为信号SIGIN接收。比较信号RAMPIN和SIGNIN并将值存储在锁存器存储器46处，直至时间t6。信号ADCOUT可为逻辑高电平值。在时间t6时，信号ADCOUT从逻辑高电平值切换为逻辑低电平值，并随后阻止锁存器存储器46存储任何更多的与模拟图像信号相关联的数值(例如数字数据)。所存储的对应于模拟图像信号的数值可存储在下游线存储器处。

任何附加模拟值也可通过相似的方法转换成对应的数值。在阵列20的给定列中生成的模拟值可使用相同的ADC电路34来生成对应的数字数据。多个ADC电路34可利用来自阵列20内的不同列的对应模拟值同时生成对应的数字数据。图3B示出了操作隔离的ADC电路34的单个单元的时序图。相比之下，图3C示出了在同时操作ADC电路34的其它单元时操作ADC电路34的相同单个单元的时序图。

图3C的一些元件之前已结合图3B有所讨论。将省略对图3C的这些元件的进一步讨论以免使图3C的实施方案模糊不清。如图3C的部分52所示，信号ADCOUT[N-1∶0](即从ADCOUT[N-1]到ADCOUT[0]的所有信号，其中ADCOUT[k]对应于如图2中所示的LN[k])可都具有在相应ADC电路34 处接收的相同信号。例如，在重置信号的模数转换期间，一些或所有列可将相似的重置信号转换为数字数据，因为重置信号可能为低增益信号。这些低增益信号在其信号的量值上有少量的变化。如果需要，来自一些或所有列的图像信号也可在量值上相似(例如图像信号也可为低增益信号)。就这一点而言，每个列的对应信号ADCOUT可相似或相同。

当使用多个列的相应ADC电路34转换多个列的相似信号(例如在量值上相似的信号)时，可能发生功率尖峰(例如电流尖峰54，其为提供给ADC 电路34的电源电流中的尖峰)。换句话讲，由于相应ADC电路34内的多个电路都基本在相同时间更改状态(例如反相)，从耦合到ADC电路34的电源发生大电流损耗。例如，相应的比较器(例如类似于图3A中的比较器 40)可在时间t4时反相。相应的锁存器存储器电路(例如类似于图3A中的锁存器存储器46)可停止存储值，将之前存储的值传送至下游电路，并在时间t4时重置。

部分56可为部分52在时间t4时的放大部分。如图3C的部分56所示，功率尖峰可导致功率线波动以及信号SIGIN中的回踢噪声。输入斜坡波形也可能出现线性误差，从而导致模数转换中的不准确。也可能因为电源噪声出现行条带。期望减少功率尖峰并去除所有由功率尖峰导致的不期望的非理想因素。

该类功率尖峰在模数转换之前使用模拟自动归零功能来消除任何主导偏移(例如比较器40的输入偏移)时是明显的。由于自动归零功能，信号 (例如重置信号、低增益信号)的模拟变化以及后续的数字变化可能较小，从而导致比较器反相和其它功耗过程集中在给定时间，如之前所述。

图4示出了具有偏移分布电路58(在本文有时称为DAC 58或偏移注入电路58)的例示性ADC电路34。图4的ADC电路34可包括部分60，该 ADC电路和图3A中所示的ADC电路34相似。部分60可包括转换电路(例如将模拟信号转换为数字信号的转换电路)。具体而言，转换电路可包括比较器40。

图4的ADC电路34还可包括偏移分布电路58。偏移分布电路58可包括第一输入端子和第二输入端子(例如输入端子62和64)，以及输出端子 (例如输出端子66)。输入端子62可从对应的电压源接收参考电压REF(例如对应于注入电压、偏移电压)。输入端子64可接收控制信号CTR。对于 ADC电路35内的每个ADC电路34来说，参考电压REF可以是不同的，以允许分配偏移电压注入(例如，向不同的ADC电路34提供不同的输入电压偏移)。如果需要，对于ADC电路35中的每个ADC电路34来说，控制信号CTR可以是不同的。输出端子66可在电容器44和相应的比较器40的第二输入之间耦合到ADC电路34的部分60。

偏移分布电路58还可包括开关68和70，这些开关通过解码器72控制。解码器72接收控制信号CTR以选择性地启用或禁用开关68和70。每个ADC 电路34可包括与解码器72相似的解码器。然而，类似解码的设置可能不同于分布比较器反相时序。如果需要，可在给定时间仅启用开关68或70中的一个。开关68可将输入端子62耦合到输出端子66。可变电容器74可插置在开关68和输出端子66之间。开关70可将接地端子GND耦合到输出端子 66。可变电容器74还可插置在开关70和输出端子66之间。当启用了开关 68(例如闭合)时，可变电容器74可将参考电压REF作为注入电压或偏移电压传输至比较器输入SIGIN。

使用偏移分布电路58，可将电压偏移提供给比较器40的输入，信号 SIGIN(在本文有时称为输入SIGNIN)在该处被接收。电压偏移可调节在比较器40处接收的信号SIGIN。例如，如果向比较器40的输入提供(例如注入)了正电压偏移，在比较器40处接收的信号SIGIN可具有比信号LN 的对应电压低的电压。或者，如果向比较器40的输入提供(例如注入)了负电压偏移，在比较器40处接收的信号SIGIN可具有比信号LN的对应电压高的电压。如果需要，注入到比较器40的输入中的偏移可为最小或无。注意，正电压偏移和负电压偏移不一定与任何信号的极性相关。相反，正电压偏移和负电压偏移与信号SIGIN可能如何受电压偏移影响相关，如本段之前所述。

偏移电压可被注入到比较器40的输入中的一者或两者。比较器40可包括在ADC电路34的转换电路中。换句话讲，可将偏移电压注入到具有ADC 电路34的转换电路。偏移方向(例如偏移极性，如之前所述的正/负电压偏移)、偏移电压量(例如偏移的量值)以及偏移模式(例如将哪个偏移电压提供给哪列ADC电路34)可为通过设计控制的参数。在相关双采样读出期间可取消偏移电压，因为在比较器输入SIGIN处向重置信号提供了给定偏移，并且在比较器输入SIGIN处向对应的图像信号提供了相同的给定偏移。

图4示出了偏移分布电路58，其中输出端子66耦合在电容器44和比较器40的对应输入之间，该图仅为例示性的。图5A至图5D示出了ADC电路34内的偏移分布电路58的各种构造。图5A示出了例示性框图，该框图示出了与图4中所述构造相同的偏移分布电路58。具体而言，偏移分布电路 58可耦合到ADC电路34的节点43。节点43可在电容器44和比较器40的对应端子(例如接收模拟信号的输入端子)之间。图5B示出了具有偏移分布电路58’的ADC电路34的例示性框图，该偏移分布电路具有耦合在电容器42和比较器40的对应输入之间(例如耦合到节点41)的输出。偏移分布电路58’可包括与偏移分布电路58一样的部件。如果需要，偏移分布电路58’可包括具有不同参数类型和值的相似部件。

图5C示出了具有偏移分布电路58和58’的ADC电路34的例示性框图，这两个偏移分布电路的相应输出分别耦合到节点43和41。图5D示出了具有偏移分布电路59的ADC电路34的例示性框图，该偏移分布电路直接耦合到比较器40内的电路。换句话讲，偏移分布电路59可耦合到比较器40 内的任何期望的端子(例如另一输入端子、内部节点)。通过将偏移分布电路59耦合到比较器40内的内部节点，可为比较器40生成系统性偏移。偏移分布电路59可包括与偏移分布电路58相同的部件。如果需要，偏移分布电路59可包括具有不同参数类型和值的相似部件。

图5A至图5D仅为例示性的。如果需要，如图5A至图5D中所示的不同构造的组合可实施为阵列20的不同列中的不同的ADC电路34。例如，第一列可使用如图5A所示的ADC电路34，而第二列可使用图5B所示的ADC 电路34。第三列可使用如图5C所示的ADC电路34，而第四列可使用图5D 所示的ADC电路34。或者所有列可使用如图5C中所示的ADC电路34。

图6A示出了图3C中所示的时序图的简化版本，以突出在ADC电路34 内包括偏移分布电路58或58’的效果。例如，图6B是用于操作图5A中所示类型的ADC电路34的例示性时序图。具体而言，阵列20的列可都耦合至图5A中所示类型的ADC电路34。列的第一子组可耦合到使用偏移分布电路58注入负偏移(例如升高信号SIGIN的电压电平的偏移电压)的ADC 电路的第一组。列的第二子组可耦合到未注入偏移的ADC电路的第二组。列的第三子组可耦合到使用偏移分布电路58注入正偏移(例如降低信号 SIGIN的电压电平的偏移电压)的ADC电路的第三组。

在图6B中，在时间t3时，相似的操作如结合图3C所述开始。具体而言，ADC电路的第一、第二和第三组的相应SIGIN信号都相同。在时间t7 时，时序信号CTR1可生效(例如使用生效A启用，从逻辑低电平更改为逻辑高电平值)。在时序信号CTR1生效时，可激活(例如启用)通过偏移分布电路进行的偏移注入。ADC电路的第一组可接收如信号80中的信号 SIGIN。ADC电路的第二组可接收如信号82中的信号SIGIN。ADC电路的第三组可接收如信号84中的信号SIGIN。

在ADC电路的第一、第二和第三组处接收的信号RAMPIN在时间t7 之前和之后可相同。然而，由于针对ADC电路的第一、第二和第三组的信号SIGIN是不同的，对于ADC电路的第一、第二和第三组中的每个而言，信号RAMPIN等于信号SIGNIN的时间可能是不同的。例如，由于ADC电路的第二组没有偏移注入，如之前所述在时间t4时信号RAMPIN和信号 SIGIN相等。由于ADC电路的第一组具有负偏移注入，在时间t4之前信号 RAMPIN可等于信号SIGIN(例如在时间t4之前，信号线80和信号线 RAMPIN相交)。由于ADC电路的第三组具有正偏移注入，在时间t4之后信号RAMPIN可等于信号SIGIN(例如在时间t4之后，信号线84和信号线 RAMPIN相交)。

通过具有使用不同偏移注入的三组ADC电路，可减小电源功率尖峰54 (例如电流尖峰、电压降)并使其跨更小的电源功率尖峰54’(例如更小的电流尖峰、更小的电压降)分布。图6B示出了三个更小的电流尖峰以及三个更小的电压降。然而，这仅仅是示例性的。如果需要，可使用具有不同偏移的多于三组或少于三组的ADC电路。与ADC电路的接地数对应的更小尖峰和电压降的数量也为例示性的。如果需要，偏移分布电路可将偏移随机分布至ADC电路。

又如，图6C是用于操作图5B中所示类型的ADC电路34的例示性时序图。具体而言，阵列20的列可都耦合至图5B中所示类型的ADC电路34。列的第一子组可耦合到使用偏移分布电路58’注入负偏移(例如升高信号 RAMPIN的电压电平的偏移电压)的ADC电路的第一组。列的第二子组可耦合到未注入偏移的ADC电路的第二组。列的第三子组可耦合到使用偏移分布电路58’注入正偏移(例如降低信号RAMPIN的电压电平的偏移电压) 的ADC电路的第三组。

在图6C中，在时间t3时，相似的操作如结合图3C所述开始。具体而言，ADC电路的第四、第五和第六组的相应RAMPIN信号都相同。在时间 t8时，时序信号CTR2可生效(例如使用生效B启用，从逻辑低电平更改为逻辑高电平值)。在时序信号CTR2生效时，可激活(例如启用)通过偏移分布电路进行的偏移注入。ADC电路的第四组可接收如信号86中的信号 RAMPIN。ADC电路的第五组可接收如信号88中的信号RAMPIN。ADC电路的第六组可接收如信号90中的信号RAMPIN。

在ADC电路的第四、第五和第六组处接收的信号SIGIN在时间t8之前和之后可相同。然而，由于针对ADC电路的第四、第五和第六组的信号 RAMPIN是不同的，对于ADC电路的第四、第五和第六组中的每个而言，信号RAMPIN等于信号SIGNIN的时间可能是不同的。例如，由于ADC电路的第五组没有偏移注入，如之前所述在时间t4时信号RAMPIN和信号 SIGIN相等。由于ADC电路的第四组具有负偏移注入，在时间t4之前信号 RAMPIN可等于信号SIGIN(例如在时间t4之前，信号线86和信号线SIGIN 相交)。由于ADC电路的第六组具有正偏移注入，在时间t4之后信号 RAMPIN可等于信号SIGIN(例如在时间t4之后，信号线90和信号线SIGIN 相交)。

通过具有使用不同偏移注入的三组ADC电路，可减小电源功率尖峰54 (例如电流尖峰、电压降)并使其跨更小的电源功率尖峰54’(例如更小的电流尖峰、更小的电压降)分布。图6C示出了三个更小的电流尖峰以及三个更小的电压降。然而，这仅仅是示例性的。如果需要，可使用具有不同偏移的多于三组或小于三组的ADC电路。与ADC电路的接地数对应的更小尖峰和电压降的数量也为例示性的。如果需要，偏移分布电路可将偏移随机分布至ADC电路。通过跨更小的尖峰分布功率尖峰54，可减少电源噪声和回踢噪声。通过减少电源噪声和回踢噪声，可最大程度减少ADC计数不准确、行条带以及线性误差。

如果需要，可使用各种偏移量来实施各种类型的ADC电路。图5A、5B、 5C、5D和图6A、6B、6C仅为例示性的。图7A和图7B描述了ADC电路 35内ADC电路34的示例性构造及其操作。未进一步描述之前结合图5A、 5B、5C、5D和图6A、6B、6C描述的一些元件以免使图7A的实施方案模糊不清。除非另有说明，否则建议的相似部件可提供与之前所述相同的功能。

图7A可包括与ADC电路35内的ADC电路34的构造相关的部分100 和102。部分100描述了ADC电路34的第一组，其中的每个电路耦合到阵列20的相应偶数列。ADC电路34的第一组可接收信号LN[2k]，其中可使用[2k]来表示任何信号(例如LN、RAMPIN、SIGIN、ADCOUT)的偶数列。 ADC电路34的第一组(图5C中所示的每个类型)可包括分别耦合到节点 43和41的偏移分布电路58和58’。可闭合偏移分布电路58内的开关70以使得接地端子能够经由电容器74与节点43耦合。可断开开关68以禁用参考电压和节点43之间经由电容器74的连接。可闭合偏移分布电路58’内的开关70’以使得接地端子能够经由电容器74’耦合到节点41。可断开开关68’以禁用参考电压和节点41之间经由电容器74’的连接。如果需要，可使用由解码器72(图7A中未示出)生成的控制信号来控制开关68，70，68’和70’。

部分102描述了ADC电路34的第二组，其中的每个电路耦合到阵列 20的相应奇数列。ADC电路34的第二组可接收信号LN[2k-1]，其中可使用 [2k-1]来表示任何信号(例如LN、RAMPIN、SIGIN、ADCOUT)的奇数列。 ADC电路34的第二组(图5C中所示的每个类型)可包括分别耦合到节点 43和41的偏移分布电路58和58’。可闭合偏移分布电路58内的开关70以使得接地端子能够经由电容器74耦合到节点43。可断开开关68以禁用参考电压和节点43之间经由电容器74的连接。可断开偏移分布电路58’内的开关70’以禁用接地端子和节点41之间经由电容器74’的连接。可闭合开关68’以使得参考电压能够经由电容器74’耦合到节点41。

图7B是例示性时序图，示出了具有如图7A中所述构造的ADC电路34 的操作。具体而言，偶数列的信号RAMPIN[2k]、SIGIN[2k]和ADCOUT[2k] 与之前结合图6C中的线88描述的那些信号相似，在该线中没有注入偏移。奇数列的信号RAMPIN[2k-1]、SIGIN[2k-1]和ADCOUT[2k-1]与之前结合图 6C中的线86描述的那些信号相似，在该线中有正注入。作为操作偶数列和奇数列ADC的示例，在图7B所示的整个时期，偶数列ADC可保持其如部分100中所示的当前构造。奇数列ADC可更改其构造以选择性地实施图7A 中部分102的构造，并执行偏移分布(例如在时间t9时)。如图7B中所示，在时间t9之前，可使控制信号CTR70”解除生效以使奇数列ADC的开关70”保持断开(例如禁用)并且可使控制信号CTR68”生效以让奇数列ADC的开关68”保持闭合(例如启用)。在时间t9之后，可使控制信号CTR70”生效以使奇数列ADC的开关70”保持闭合并且可使控制信号CTR68”生效以使奇数列ADC的开关68”保持断开，以向奇数列ADC注入偏移电压。在时间t4时，RAMPIN[2k]可等于SIGIN[2k]。因此，偶数列ADC电路可同时将其对应电路反相并生成第一电流尖峰。在时间t4’处、时间t4之前， RAMPIN[2k-1]可等于SIGIN[2k-1]。因此，奇数列ADC电路可同时将其对应电路反相并生成第二电流尖峰。第一电流尖峰和第二电流尖峰扩展而不是组合，这样将对于ADC电路34的操作更不利。

另选地，图8示出根据像素读出的颜色类型(例如分色偏移)为多个 ADC单元34实施偏移分布电路的各种构造的ADC电路35。例如，当从绿色像素22-G读出模拟信号并使用单元ADC 34将模拟信号从绿色像素22-G 转换为对应的数字信号时，第一电压V1可被注入到对应的单元ADC 34中。换句话讲，第一电压被注入到执行阵列20的绿色像素22-G的模数转换的所有列的对应单元ADC 34中。当从红色像素22-R读出模拟信号并使用单元 ADC 34将模拟信号从红色像素22-R转换为对应的数字信号时，第二电压可被注入到对应的单元ADC 34中。换句话讲，第一电压被注入到执行阵列20 的绿色像素22-R的模数转换的所有列的对应单元ADC 34中。

可集中读出各种颜色的信号。例如，在单个读出周期中，可从各列读出多个绿色图像信号，并在对应的ADC电路34处被接收。可从各列读出多个红色图像信号，并在对应的ADC电路34处被接收。为了对给定颜色(例如绿色或红色)的信号减少由不同偏移注入引起的量化系统噪声，可使用诸如图8中所示的示例性构造。

图8仅为例示性的。如果需要，可向耦合到任何类型像素的ADC电路注入不同的电压。例如，当为蓝色像素(未在图8中示出)执行模数转换时，可向对应的ADC注入第三电压。例如，当为透明像素(未在图8中示出) 执行模数转换时，可向对应的ADC注入第四电压。例如，当为黄色像素(未在图8中示出)执行模数转换时，可向对应的ADC注入第五电压。此外，如果需要，与每个特定类型的像素对应的注入电压可随时间推移而改变。

根据实施方案，可能期望将注入偏移电压的量和ADC单元电路34的模拟增益设置关联(例如对应于ADC单元电路34的输入模拟信号的模拟增益)。例如，如果在ADC单元电路34处接收到高增益模拟信号，则可以高增益设置来操作ADC电路34。例如，如果在ADC单元电路34处接收到低增益模拟信号，则可以低增益设置来操作ADC电路34。在ADC电路34的高模拟增益下，斜坡波形的斜坡斜率并非十分陡峭，并且设备随机噪声占主导地位。因此，设备随机噪声可分布噪声以减少ADC电路34中的功率尖峰。然而，在低模拟增益下，斜坡斜率较陡峭，并且模拟自动归零可去除大多数主导噪声，因此可实施偏移分布。

如图9中所示，在针对对应ADC单元电路34的低模拟增益设置下，注入的偏移电压可能较高。另选地，在针对另一对应ADC单元电路34的高模拟增益设置下，注入偏移电压可为低的或为零。例如，在Th_1的模拟增益设置以下，依据电压的注入偏移量可为电压Vofs_1。例如，在Vofs_1的模拟增益设置以上以及Th_2的模拟增益设置以下，依据电压的注入偏移量可为电压Vofs_2。电压Vofs_1可为比电压Vofs_2高的电压。例如，在Vofs_2 的模拟增益设置以上以及Th_3(未示出)的模拟增益设置以下，依据电压的注入偏移量可为电压Vofs_3(未示出)。电压Vofs_2可为比电压Vofs_3 高的电压。可遵照该模式直至读取所需的Th_n的模拟增益设置，其中在增益Th_n以上没有注入电压可被引入到对应的ADC单元电路34(例如在ADC 单元电路34内的比较器40的输入处)。

但是，当没有注入电压被提供给对应的ADC单元电路时，对应的ADC 单元电路可能因为电容器74而遭遇更多的噪声。因此，根据图8的实施方案，可能期望选择性地启用(例如耦合)ADC电路34的偏移分布电路58，58’和59。如图10中所示，可相应地实施偏移分布电路58和58’内的开关104 和104’(有时在本文称为主开关104和104’)。当达到高模拟增益(例如增益Th_n以上)的高信号时，可通过禁用开关104和104’的控制信号来控制开关104和104’的状态。或者在所有其它时间期间，开关104和104’可保持闭合(例如启用)。如果需要，可通过解码器72(未在图10中示出)使用控制信号来控制开关104和104’的状态。

根据实施方案，图11A-11C示出用于生成由ADC电路34接收的参考电压REF使得参考电压REF可与所接收的信号的模拟增益成反比的电路。如图11A中所示，电压生成电路106可将不同的参考电压(例如电压ΔV₀，ΔV₁，...，ΔV₇)提供给ADC单元电路34。电压生成电路106可从电流源108 接收电流I_PGA，该电流源用于生成不同的参考电压。可控制电流I_PGA以与 ADC电路34的模拟增益设置关联。例如，电流I_PGA可与ADC电路34的模拟增益设置成反比。因此，由电压生成电路106提供的不同参考电压也可与 ADC电路34的模拟增益设置成反比。换句话讲，提供给ADC电路34的参考电压REF可与在ADC电路34处接收的斜坡波形的斜率成比例。

如在图11B和图11C之间的比较中所示，在模拟增益为1时，所提供的参考电压REF与注入偏移电压Vofs对应。有注入偏移电压Vofs的比较器反相和无注入偏移电压Vofs的比较器反相之间的时间段在图11B中显示为时间段Tofs。在模拟增益为2时，所提供的参考电压REF对应于注入偏移电压Vofs/2，该注入偏移电压为模拟增益为1的情形中的注入偏移电压的一半。在图11C中示出了与有注入偏移电压Vofs/2的比较器反相和无注入偏移电压Vofs/2的比较器反相之间的时间段相同的时间段。时间段Tofs在两个情形之间恒定，因为注入偏移电压与斜坡斜率成比例。增益为1的情形的斜坡斜率(例如斜线升降期间信号RAMPIN的斜率)比增益为2的情形更陡。

根据实施方案，可实施如图12中所示的不同偏移分布方案。如图12中所示，电阻梯110可用于根据欧姆定律生成不同的参考电压REF并将其输出到各个ADC单元电路34。可向电阻梯110的一端提供电压V_Ladder-并且可向电阻梯110的另一端提供地电压。然而，这仅仅是示例性的。如果需要，具有任何两个所需电压的任何两个电压源可耦合电阻梯110的对应端。

在每个电阻器之间的各个端子处，可根据欧姆定律将电压作为参考电压 REF提供给对应单元ADC 34。可将任何电阻值组合的任何数目的电阻器用于调节电阻梯110生成的参考电压。

根据实施方案，可实施如图13所示的偏移分布方案。如图13中所示，选择器112可用于将一组输入电压(例如电压ΔV₀，ΔV₁，...，ΔV₇)作为参考电压耦合到ADC电路34，这些参考电压可用作偏移电压(例如电压ΔV_ofs[0]，ΔV_ofs[1]，...，ΔV_ofs[7])。在读出阵列20的每行之后，选择器112可更改其输入到输出的连接。如果始终将固定偏移(例如固定参考电压)提供给每个对应的ADC，则在最终图像中可存在量化垂直线噪声。为了减少量化垂直线噪声或出现量化垂直线噪声的机会，可在每行之后将注入偏移量更改为预先确定的随机量。

图14在时序图中示出了注入电压的随机预先确定的随机量的时序表格。在对来自行1的数据进行模数转换期间，可将显示为组114的一组预先确定的注入电压作为不同的偏移电压(例如V_ofs[0]，V_ofs[1]，...，V_ofs[7])供应至相应的ADC电路34。在对来自行2的数据进行模数转换期间，可将显示为组116的一组预先确定的注入电压作为不同的偏移电压供应至相应的 ADC电路34。在对来自行3的数据进行模数转换期间，可将显示为组118 的一组预先确定的注入电压作为不同的偏移电压供应至相应的ADC电路 34。在对来自行4的数据进行模数转换期间，可将显示为组120的一组预先确定的注入电压作为不同的偏移电压供应至相应的ADC电路34。在对来自行5的数据进行模数转换期间，可将显示为组122的一组预先确定的注入电压作为不同的偏移电压供应至相应的ADC电路34。在对来自行6的数据进行模数转换期间，可将显示为组124的一组预先确定的注入电压作为不同的偏移电压供应至相应的ADC电路34。

换句话讲，图14示出了在不同给定时间时供应至不同端子的不同偏移电压组的计划。不同给定时间可指对应于从不同行接收模拟信号的ADC的读出计划。

如图14中所示的七个不同偏移电压以及六行的示例仅为例示性的。如果需要，可将任何数目的不同偏移电压提供至任何数目的ADC电路。如果需要，可一次为多于六行生成预先确定的注入电压，并且可进行参考以维持所需数目的预先确定的注入电压组。

图7A、7B直至图14示出了偏移分布电路的示例性构造。如果需要，可将任何数目的实施方案用于使用偏移分布电路实施所需的ADC电路系统。这些图中使用特定数目的ADC单元电路的示例仅为例示性的。这些实施方案可使用任何数目的ADC单元电路和对应数目的支持电路(例如选择器电路、电阻梯、开关电路等)。

图4至图14中所示的实施方案不限于列单斜率ADC架构。如果需要，可以任何单斜率ADC架构来实施这些实施方案。如果需要，也可以任何合适的多ADC架构来实施这些实施方案。

图15为包括成像设备1008(例如，图1的相机模块)的例示性处理器系统1000(例如数码相机)的简化图，该成像设备采用的成像器具有如上文结合图1至图14所述的ADC电路。在不进行限制的前提下，此类系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉系统、车辆导航系统、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统，以及采用成像设备的其他系统。

处理器系统1000例如数字静态或视频摄像机系统一般包括镜头1114，该镜头用于在快门释放按钮1116被按下时，将图像聚焦到成像设备1008中的一个或多个像素阵列上；以及中央处理单元(CPU)1002，诸如微处理器，其控制相机功能和一个或多个图像流功能。处理单元1102可通过系统总线 1006与一个或多个输入-输出(I/O)设备1110通信。成像设备1008还可通过总线1006与CPU 1002通信。系统1000还可包括随机存取存储器(RAM)1004 并且可任选地包括可移动存储器1112，诸如闪存存储器，该存储器也可通过总线1006与CPU 1002通信。成像设备1008可在单个集成电路或不同芯片上与CPU相组合，无论是否具有存储器。尽管总线1006被示为单总线，但该总线也可以是一个或多个总线、桥接器或用于互连系统1000的系统部件的其他通信路径。

已描述了各种实施方案，示出了与包括偏移分布功能的模数转换器 (ADC)电路相关的系统和方法。具体而言，ADC电路可包括ADC的多个单元。

ADC的信号单元可接收模拟信号并输出与模拟信号对应的对应数字信号(即转换过程)。模拟信号可为重置信号或低增益信号。在转换过程期间，比较器可接收模拟信号和斜坡波形并比较两个输入以生成逻辑信号。锁存器存储器电路可接收逻辑信号并生成对应于模拟信号的数字数据。单元ADC 还可包括插置在比较器的第一输入和输出之间的第一自动归零开关，以及插置在第二输入和提供重置电压的电压源之间的第二自动归零开关。

为了启用偏移分布功能，可经由主开关将偏移分布电路(例如偏移注入电路)选择性地耦合到比较器的输入中的至少一者。偏移分布电路可包括第一开关，该第一开关经由电容器将接地端子耦合到比较器的输入中的至少一者；以及第二开关，该第二开关经由电容器将提供参考电压的电压源耦合到比较器的输入中的至少一者。参考电压作为偏移电压经由电容器输送至比较器的输入中的至少一者。

ADC电路可包括具有偏移分布电路的ADC的多个单元。ADC电路可包括针对图像像素阵列的每列的ADC单元，其中列输出线耦合到相应的列 ADC。具体而言，第一列可耦合到第一ADC，并且第二列可耦合到第二ADC。第一ADC和第二ADC可包括偏移注入电路，该偏移注入电路分别将第一偏移电压和第二偏移电压注入到第一ADC和第二ADC(例如，分别将第一偏移电压和第二偏移电压注入到第一ADC和第二ADC内的相应的第一比较器和第二比较器)。

可通过电阻梯电路来确定第一偏移电压和第二偏移电压，该电阻梯电路包括多个串联耦合的电阻器，其中多个电阻器之间的端子确定偏移电压。可通过选择器电路确定第一偏移电压和第二偏移电压，该选择器电路通过根据图像像素阵列内不同行的读出从预先确定的计划中的一组电压随机选择电压来生成对应偏移电压的输出电压。可通过电压生成电路来确定第一偏移电压和第二偏移电压，该电压生成电路生成与第一单元ADC和第二单元ADC 的模拟增益设置成比例的输出电压，其中输出电压对应于偏移电压。

当分别为第一列和第二列内的第一像素和第二像素转换模拟信号时，第一像素可为第一颜色并且第二像素可为不同于第一颜色的第二颜色。

根据实施方案，接收模拟信号并输出对应于模拟信号的数字数据的模数转换器可包括比较器，该比较器具有输入端子和输出端子，其中由比较器接收的模拟信号可用于生成逻辑信号，并且其中输出端子可输出逻辑信号。模数转换器还可包括电路，该电路接收来自比较器的逻辑信号并且生成对应于模拟信号的数字数据。模数转换器还可包括耦合到比较器的输入端子的偏移分布电路，该偏移分布电路将偏移电压选择性地注入到比较器的输入端子。

根据另一个实施方案，偏移分布电路可包括开关，该开关将接地端子选择性地耦合到比较器的输入端子；以及插置在开关和比较器的输入端子之间的电容器。

根据另一个实施方案，偏移分布电路还可包括附加开关，该附加开关将提供参考电压的电压源选择性地耦合到比较器的输入端子。电容器可插置在附加开关和比较器的输入端子之间。

根据另一个实施方案，偏移分布电路还可包括主开关，该主开关可将偏移分布电路选择性地连接至比较器。主开关可插置在电容器和比较器的输入端子之间。

根据另一个实施方案，比较器的输入端子可接收斜坡波形，该斜坡波形利用比较器与模拟信号进行比较，以生成逻辑信号。

根据另一个实施方案，比较器的输入端子可接收模拟信号。比较器可包括附加输入端子，该附加输入端子接收斜坡波形，该斜坡波形利用比较器与模拟信号进行比较，以生成逻辑信号。

根据另一个实施方案，模数转换器还可包括耦合到比较器的附加输入端子的附加偏移分布电路，该附加偏移分布电路将附加偏移电压选择性地注入到比较器的附加输入端子。

根据另一个实施方案，模数转换器还可包括插置在比较器的输入端子和输出端子之间的第一自动归零开关，以及将提供重置电压的电压源耦合到比较器的附加输入端子的第二自动归零开关。

根据另一个实施方案，输入端子可经由第一输入电容器接收模拟信号。附加输入端子可经由第二输入电容器接收斜坡波形。

根据实施方案，图像传感器可包括像素阵列，其中像素阵列可包括耦合到第一模数转换器电路的第一列像素，以及耦合到第二模数转换器电路的第二列像素，其中第一模数转换器电路和第二模数转换器电路可连接至电源。操作图像传感器的方法可包括：利用第一列中的第一像素将第一模拟信号提供给第一模数转换器电路；利用第二列中的第二像素将第二模拟信号提供给第二模数转换器电路；在第一模数转换器电路处，通过将第一偏移电压注入到第一模数转换器电路内的第一转换电路，将第一模拟信号转换为第一数字数据，以减小来自电源的功率尖峰；以及在第二模数转换器电路处，通过将第二偏移电压注入到第二模数转换器电路内的第二转换单元，将第二模拟信号转换为第二数字数据，以减小来自电源的功率尖峰。

根据另一个实施方案，该方法还可包括：利用包括多个串联耦合的电阻器的电阻梯电路；确定第一偏移电压和第二偏移电压。

根据另一个实施方案，该方法还可包括：利用选择器电路，该选择器电路通过从一组电压随机选择电压来生成输出电压；确定第一偏移电压和第二偏移电压。

根据另一个实施方案，该方法还可包括：利用电压生成电路，该电压生成电路生成与第一模数转换器电路和第二模数转换器电路的模拟增益设置成比例的输出电压；确定第一偏移电压和第二偏移电压。

根据另一个实施方案，第一像素可包括具有第一颜色的像素，并且第二像素可包括具有不同于第一颜色的第二颜色的像素。

根据另一个实施方案，第一模拟图像信号和第二模拟图像信号可为低增益信号。

根据实施方案，系统可包括中央处理单元、存储器、透镜、输入-输出电路、成行和成排布置的图像传感器像素阵列，其中透镜将图像光聚焦到图像传感器像素阵列上，并且其中图像传感器像素被配置为响应于图像光而生成模拟图像信号；以及多个模数转换器单元，其中每个模数转换器单元耦合到图像传感器像素阵列的相应列，并且其中每个模数转换器单元被配置为将来自其相应列的模拟信号转换为对应于模拟信号的数字像素数据。每个模数转换器可包括转换电路，该转换电路从相应的列接收模拟信号，并输出对应于模拟信号的数字像素数据；以及偏移注入电路，该偏移注入电路耦合到转换电路的输入端子，该偏移注入电路将偏移电压注入到转换电路。

根据另一个实施方案，每个偏移注入电路可包括电容器和开关，该开关将电容器耦合到转换电路。偏移注入电路可在开关闭合时耦合到转换电路；

根据另一个实施方案，每个偏移注入电路可接收参考电压，该参考电压作为偏移电压经由电容器传输至转换电路。

根据另一个实施方案，第一给定偏移注入电路可将第一偏移电压注入到第一转换电路，第二给定偏移注入电路可将第二偏移电压注入到第二转换电路，并且可随机确定第一偏移电压和第二偏移电压。

根据另一个实施方案，可在对应于图像传感器阵列内的行的读出时序的规则时间间隔后更改第一偏移电压和第二偏移电压。

根据实施方案，图像传感器可包括像素阵列。像素阵列可包括耦合到第一模数转换器电路的第一列像素，以及耦合到第二模数转换器电路的第二列像素。第一模数转换器电路和第二模数转换器电路可连接至电源。第一列中的第一像素可被配置为向第一模数转换器电路提供第一模拟信号。第二列中的第二像素可被配置为向第二模数转换器电路提供第二模拟信号。第一模数转换器电路可被配置为通过将第一偏移电压注入到第一模数转换器电路内的第一转换电路来将第一模拟信号转化为第一数字数据，以减小来自电源的功率峰。第二模数转换器电路可被配置为通过将第二偏移电压注入到第二模数转换器电路内的第二转换单元来将第二模拟信号转化为第二数字数据，以减小来自电源的功率峰。

根据另一个实施方案，图像传感器还可包括电阻梯电路，该电阻梯电路包括多个串联耦合的电阻器。电阻梯可被配置为确定第一偏移电压和第二偏移电压。

根据另一个实施方案，图像传感器还可包括选择器电路，该选择器电路通过从一组电压随机选择电压来生成输出电压。选择器电路可被配置为确定第一偏移电压和第二偏移电压。

根据另一个实施方案，图像传感器还可包括电压生成电路，该电压生成电路生成与第一模数转换器电路和第二模数转换器电路的模拟增益设置成比例的输出电压。电压生成电路可被配置为确定第一偏移电压和第二偏移电压。

根据另一个实施方案，第一像素可包括具有第一颜色的像素，并且第二像素可包括具有不同于第一颜色的第二颜色的像素。

根据另一个实施方案，第一模拟图像信号和第二模拟图像信号为低增益信号。

前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的实质和范围的前提下进行多种修改。上述实施方案可单独地或以任意组合方式实施。