交织、解交织方法以及相应的装置的制造方法
【技术领域】
[0001]本发明涉及信号处理，特别地但并不限于交织、解交织方法、交织器以及解交织器。
【背景技术】
[0002]传统地，需要交织器和解交织器处理的数据可以缓存在同步动态随机存取存储器(SDRM)中。SDRM的位宽通常为16比特。如果待传输的数据不是16比特的整数倍，则SDRM上的存储资源将会存在明显的浪费。因此，期望能够设计可以提高SDRM的吞吐量和利用率的交织器和对应的解交织器。
【发明内容】
[0003]根据本发明的一个实施例，一种交织方法包括通过将待输入至多个相邻的子交织器的多列数据组合成一列，生成组合数据，其中所述多列数据中相同行的数据具有相同的延时；将所述组合数据逐行写入至片外存储器；通过所述片外存储器延迟所述组合数据；以及将所述片外存储器输出的数据拆分为所述多列，使得每个拆分的列包括与所述多个相邻的子交织器中的一个相对应的数据。
[0004]在另一个实施例中，一种解交织方法包括:通过将待输入至多个相邻的子解交织器的多列数据组合成一列，生成组合数据，其中所述多列数据中相同行的数据具有相同的延时；将所述组合数据逐行写入至片外存储器；通过所述片外存储器延迟所述组合数据；以及将所述片外存储器输出的数据拆分为所述多列，使得每个拆分的列与所述多个相邻的子解交织器中的一个相对应的数据。
[0005]在另一个实施例中，一种第一装置，包括矩阵交织器，被配置为通过将待输入至多个相邻的子交织器的多列数据组合成一列，生成组合数据，其中所述多列数据中相同行的数据具有相同的延时；该矩阵交织器还被配置为将所述组合数据逐行写入至片外存储器；该片外存储器，被配置为通过所述片外存储器延迟所述组合数据；以及矩阵解交织器，被配置为将所述片外存储器输出的数据拆分为所述多列，使得每个拆分的列包括与所述多个相邻的子交织器中的一个相对应的数据。
[0006]在另一个实施例中，一种第二装置，包括矩阵交织器，被配置为通过将待输入至多个相邻的子解交织器的多列数据组合成一列，生成组合数据，其中所述多列数据中相同行的数据具有相同的延时；该矩阵交织器还被配置为将所述组合数据逐行写入至片外存储器；该片外存储器，被配置为通过所述片外存储器延迟所述组合数据；以及矩阵解交织器，被配置为将所述片外存储器输出的数据拆分为所述多列，使得每个拆分的列包括与所述多个相邻的子解交织器中的一个相对应的数据。
【附图说明】
[0007]本发明通过所附的附图用示例形式展示。附图应当被理解为作为示例而非限制的，本发明的范围是由权利要求所限定的。在附图中，相同的附图标记代表相同的组件。
[0008]图1是表示交织方法的实施例的流程图。
[0009]图2是示出了多个子交织器的示意图。
[0010]图3是表示交织器的具体实施例的框图。
[0011]图4是表示图3所示的交织器的实现方式的框图。
[0012]图5是表示图3所示的交织器的另一实现方式的框图。
[0013]图6是表示交织方法的另一实施例的流程图。
[0014]图7是表示解交织器的实施例的框图。
[0015]图8是表示图7所示的解交织器的细节的框图。
具体实施例
[0016]以下将对本发明的实施例进行描述。应当注意以下所描述的所有或者任一实施例可以彼此结合，除非另外声明或者此类实施例可能在功能上和/或架构上相互排斥。
[0017]图1是表示交织方法100的实施例的流程图。交织方法100包括通过将待输入至多个相邻的子交织器的多列数据组合成一列，生成(块110)组合数据，其中多列数据中相同行的数据具有相同的延时；将组合数据逐行写入(块120)至片外存储器；通过片外存储器延迟组合数据(块130);以及将片外存储器输出的数据拆分(块140)为多列，使得每个拆分的列包括与多个相邻的子交织器中的一个相对应的数据。以下，将结合图2对图1进行具体描述。
[0018]图2是示出了多个子交织器的示意图。在图2中，B表示交织宽度，即交织器的支路数目，其中，每个子交织器有O?B-1共B条支路。交织器的输入端的输入数据按顺序分别等待进入第I子交织器的第一列，第2子交织器的第一列，……第M子交织器的第一列。如图2所示，每个子交织器的第O路没有延迟，每个子交织器的第I路经过I个符号周期的延迟，每个子交织器的第2路经过2个符号周期的延迟，……每个子交织器的第B-1路经过B-1个符号周期的延迟。也即，第1、第2、……第M子交织器的第O路均没有延迟，第1、第2、……第M子交织器的第I路延迟均为I个符号周期……。因此，不同子交织器的相同的支路具有相同的延迟，也即，每个子交织器的相同行的数据具有相同的延时。此外，每个子交织器的一列中的不同行的延迟均各不相同。
[0019]在图2所示的每个子交织器中，第O路到第B-1路的延迟依次递增。本领域技术人员可以理解，每个子交织器中的不同路之间的延迟也可以依照其他顺序变化，例如递减的顺序，或者随机的顺序，只要不同子交织器的相同的支路具有相同的延迟即可。
[0020]如果以2个子交织器为一个组合，则相邻子交织器第I子交织器和第2子交织器构成一个组合，相邻子交织器第3子交织器和第4子交织器构成一个组合，依次类推。如果以4个子交织器为一个组合，则相邻子交织器第1、第2、第3和第4子交织器为一个组合，相邻子交织器第5、第6、第7和第8子交织器为一个组合，依次类推。注意到，源数据并未实际进入各个子交织器中进行交织处理，而是在片上存储器中依次读入，等待后续处理。
[0021]图3是表示交织器300的具体实施例的框图。交织器300包括矩阵交织器300、片外存储器310和矩阵解交织器320。矩阵交织器300通过将待输入至多个相邻的子交织器的多列数据组合成一列，生成组合数据，其中该多列数据中相同行的数据具有相同的延时，该矩阵交织器还被配置为将所述组合数据逐行写入至片外存储器。片外存储器310延迟该组合数据。矩阵解交织器320将片外存储器输出的数据拆分为多列，使得每个拆分的列包括与该多个相邻的子交织器中的一个相对应的数据。在图3中，矩阵交织器300和矩阵解交织器320位于片上存储器中。此外，矩阵交织器300、片外存储器310和矩阵解交织器320可均位于收发器的发射端。
[0022]图4是表示图3所示的交织器的实现方式的框图。以下，结合图4，并参照图1和图3，对图1中的交织方法100进行进一步的描述。图4中以2个相邻的子交织器为组合进行描述。本领域技术人员可以理解，进行组合操作的多个相邻的子交织器的个数不限于两个，本领域技术人员可以根据实际应用进行调整，将在下文中进行描述。参照图4，符号
0、1、2...Β_1表不待输入至第I子交织器的第一列数据400,符号Β、Β+1、Β+2…2Β-1表不待输入至第2子交织器的第一列数据410，也即对应于图2所示的第2子交织器中的0、1、2...B-1。在图4中，为了便于与待输入至第I子交织器中的第一列数据400进行区分，对待输入至第2子交织器的第一列数据410重新命名为B、Β+1、Β+2...2Β-1。如图4所示，将待输入至第I子交织器和第2子交织器的两列数据400和410组合成一列420，标记为组合数据420。其中，第O路位于第I子交织器的第I行，而第B路位于第2子交织器的第I行，因此，位于第O路和位于第B路的数据具有相同的延时。如图4所示，第O路的数据和第B路数据位于列数据420的同一行。同理，第I路和第Β+1路处于相同的行，也即，位于第I路和位于第Β+1路的数据具有相同的延时，依次类推。图4虽然未示出，类似地，可以将相邻的第3和第4子交织器的数据组合在一起，将相邻的第5和第6子交织器的数据组合在一起，等等。然后，将组合数据逐行写入至片外存储器，此处的“行”指的是组合以后的行，也艮P，将由[0，Β]组成的单元输入至片外存储器的