刚挠性电路板及其制造方法

专利名称：刚挠性电路板及其制造方法
技术领域：
本发明涉及一种一部分由挠性基板构成的可弯曲的刚挠性电路板及其制造方法。
背景技术：
在专利文献1中公开了一种刚挠性电路板，该刚挠性电路板利用铜箔形成挠性电路板的屏蔽层，用镀层对该屏蔽层的一部分进行加厚。在专利文献2中公开了一种刚挠性电路板，该刚挠性电路板通过对配置在挠性电路板的上层的导体层实施镀铜处理和表面处理来对该导体层进行加厚。在专利文献3中公开了一种具有贯通刚性基板的通孔的刚挠性电路板。通孔连接盘比挠性电路板所包含的导体厚。在专利文献4中公开了-的刚挠性电路板。在专利文献5中公开了-层侧的导体厚的刚挠性电路板。在专利文献6中公开了-与刚性部之间的交界附近的刚挠性电路板。专利文献1 日本国专利申请公开2009-267081号公报专利文献2 日本国专利申请公开2006-73819号公报专利文献3 日本国专利申请公开2006-216785号公报专利文献4 日本国专利申请公开2006-269979号公报专利文献5 日本国专利申请公开2004-214393号公报专利文献6 日本国专利第4021472号公报在专利文献1中公开的刚挠性电路板中，挠性电路板上的屏蔽层成为障碍而难以对刚性部的导体与挠性部的导体进行直接连接。因此，担心电特性降低。在专利文献2中公开的刚挠性电路板中，仅对导体层的局部进行加厚，因此固定挠性电路板的力不充分。在专利文献3中公开的刚挠性电路板中，没有对挠性电路板上的导体层进行加厚，因此固定挠性电路板的力较弱。另外，挠性电路板被配置在整个面(层的整体)上，因此抑制冷热循环试验等中的挠性电路板的伸缩的效果较低。在专利文献4中公开的刚挠性电路板中，局部较薄地形成挠性电路板上的导体。 因此在图案形成之前在半蚀刻工序中需要管理导体的厚度，由此生产性较低。另外，局部较薄地形成挠性部与刚性部之间的交界附近的导体，因此担心在使挠性部弯曲时断线等。在专利文献5中公开的刚挠性电路板中，利用凸块对挠性电路板上的导体与其上层的导体进行连接，因此挠性部与刚性部的连接可靠性较低。在专利文献6中公开的刚挠性电路板中，覆盖挠性电路板的绝缘层上的导体较薄，因此在加压时该导体(铜箔)容易破损。

发明内容
本发明是鉴于上述情形而做成的，目的在于提供一种通过提高挠性部与刚性部的连接可靠性等而具有优异的电特性的刚挠性电路板及其制造方法。本发明的第一技术方案的刚挠性电路板包括绝缘基板；挠性电路板，其被配置于上述绝缘基板的侧方；以及绝缘层，其被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，上述绝缘层上的导体比位于上述绝缘层上的上述导体的上层侧的导体、位于上述绝缘层上的上述导体的下层侧的导体以及上述挠性电路板所包含的导体中的至少一种导体厚。本发明的第二技术方案的刚挠性电路板的制造方法包括以下工序在绝缘基板与挠性电路板之间的交界部上配置绝缘层，以从上述绝缘层暴露上述挠性电路板的至少一部分的方式配置上述绝缘基板、上述挠性电路板以及上述绝缘层；在上述挠性电路板上配置隔板；至少在上述绝缘层上和上述隔板上配置金属箔；对上述所配置的上述绝缘基板、上述挠性电路板、上述绝缘层、上述隔板以及上述金属箔进行加压；将上述绝缘层上的导体形成为比位于上述绝缘层上的上述导体的上层侧的导体、位于上述绝缘层上的上述导体的下层侧的导体以及上述挠性电路板所包含的导体中的至少一种导体厚。根据本发明，能够提供一种通过提高挠性部与刚性部的连接可靠性等而具有优异的电特性的刚挠性电路板及其制造方法。


图1是本发明的实施方式1的刚挠性电路板的剖视图。
图2是本发明的实施方式1的刚挠性电路板的俯视图。
图3是实施方式1的挠性电路板的剖视图。
图4是放大表示图1中的局部区域的剖视图。
图5A是表示第一布线层的结构的剖视图。
图5B是表示第二布线层的结构的剖视图。
图5C是表示第三布线层的结构的剖视图。
图6A是表示F-R连接部附近的布线层的方式为直列(straight)的例子的图。
图6B是表示布线层在F-R连接部附近呈扇状散开(fan out)的例子的图。
图7是表示本发明的实施方式1的刚挠性电路板的制造方法的流程图。
图8A是用于说明芯基板的制造方法的第一工序的图。
图8B是用于说明8A的工序之后的第二工序的图。
图8C是用于说明8B的工序之后的第三工序的图。
图8D是用于说明8C的工序之后的第四工序的图。
图9A是用于说明加工绝缘层的方法的第一工序的图。
图9B是用于说明图9A的工序之后的第二工序的图。
图IOA是用于说明挠性电路板的制造方法的第一工序的图。
图IOB是用于说明图IOA的工序之后的第二工序的图。
图IOC是用于说明图IOB的工序之后的第三工序的图。
图11是用于说明图IOC的工序之后的第四工序的图。图12是用于说明图11的工序之后的第五工序的图。图13是用于说明形成层叠体的第一工序的图。图14是用于说明图13的工序之后的第二工序的图。图15A是用于说明图14的工序之后的第三工序的图。图15B是表示图15A的工序之后的结果的图。图16是用于说明图15A的工序之后的第四工序的图。图17是用于说明相对于层叠体(芯层)的积层(build-up)的第一工序的图。图18是用于说明图17的工序之后的第二工序的图。图19是用于说明图18的工序之后的第三工序的图。图20是用于说明图19的工序之后的第四工序的图。图21是用于说明图20的工序之后的第五工序的图。图22是用于说明形成挠性部的工序的图。图23是本发明的实施方式2的刚挠性电路板的剖视图。图M是实施方式2的挠性电路板的剖视图。图25是放大表示图23中的局部区域的剖视图。图沈是本发明的实施方式3的刚挠性电路板的剖视图。图27是实施方式3的挠性电路板的剖视图。图28是放大表示图沈中的局部区域的剖视图。图四是本发明的实施方式4的刚挠性电路板的剖视图。图30是放大表示图四中的局部区域的剖视图。图31A是表示第一布线层的结构的第一其它例的剖视图。图31B是表示第二布线层的结构的第一其它例的剖视图。图31C是表示第三布线层的结构的第一其它例的剖视图。图32A是表示第一布线层的结构的第二其它例的剖视图。图32B是表示第二布线层的结构的第二其它例的剖视图。图32C是表示第三布线层的结构的第二其它例的剖视图。图33是表示绝缘层越接近挠性部越呈台阶状变薄的结构的图。图34是表示绝缘层越接近挠性部越连续地变薄的第一结构的图。图35是表示绝缘层越接近挠性部越连续地变薄的第二结构的图。图36是表示芯部的连接导体为填充导体的例子的图。图37是表示芯部的连接导体由导电性糊剂构成的例子的图。图38A是表示芯部的连接导体是通孔内的导体的第一例的图。图38B是表示芯部的连接导体是通孔内的导体的第二例的图。图39是表示芯部的连接导体被配置成不相对的例子的图。图40是表示仅一侧的绝缘层上的导体较厚的例子的图。图41是表示挠性电路板的一侧的布线层与刚性部的导体图案电连接的例子的图。图42A是表示连接导体等的横截面的形状的第一其它例的图。
图42B是表示连接导体等的横截面的形状的第二其它例的图。图42C是表示连接导体等的横截面的形状的第三其它例的图。图43A是表示芯部的连接导体的纵截面的形状的第一其它例的图。图4 是表示芯部的连接导体的纵截面的形状的第二其它例的图。图44是表示刚性部具有从与挠性部之间的交界面突出的凸部的例子的图。图45是用于说明图44所示的凸部的效果的图。图46是表示凸部的方式的第一其它例的图。图47A是表示凸部的方式的第二其它例的图。图47B是表示凸部的方式的第三其它例的图。图48A是表示刚性部具有层数相互不同的多个区域的例子的图。图48B是图48A的A-A剖视图。图49A是表示刚性部具有层数相互不同的三个区域的例子的图。图49B是表示两个刚性部分别具有层数相互不同的多个区域的例子的图。图50是表示具有两套与挠性电路板相连接的芯部的刚挠性电路板的一例的图。图51是表示具有结合了的两个单面挠性电路板的刚挠性电路板的一例的图。图52A是用于说明对两个单面挠性电路板进行结合的第一方法的第一工序的图。图52B是用于说明图52A的工序之后的第二工序的图。图53A是用于说明对两个单面挠性电路板进行结合的第二方法的第一工序的图。图5 是用于说明图53A的工序之后的第二工序的图。图54A是表示两个单面挠性电路板的结合体的一例的图。图54B是表示对设置于两个挠性电路板之间的空间填充填充材料的例子的图。图55是表示将两个挠性电路板中的一个挠性电路板的导体图案形成为全面导体图案的例子的图。图56A是表示设置于两个挠性电路板之间的空间的配置的一例的图。图56B是表示对设置于两个挠性电路板之间的空间的数量进行变更的第一其它例的图。图56C是表示对设置于两个挠性电路板之间的空间的数量进行变更的第二其它例的图。图57是表示具有在挠性基板中形成有通孔的挠性电路板的刚挠性电路板的一例的图。图58A是放大表示图57所示的刚挠性电路板所具有的挠性电路板的图。图58B是放大图58A中的局部区域的图。图59A是表示形成于挠性基板中的通孔内的导体为保形(conformal)导体的例子的图。图59B是表示形成于挠性基板中的通孔内的导体仅由电解镀层构成的例子的图。图60是表示布线层局部形成三层结构的例子的图。图61A是表示形成于挠性基板中的通孔的配置的第一例的图。图61B是表示形成于挠性基板中的通孔的配置的第二例的图。图62是表示形成于挠性基板中的通孔内的导体数量为多个的例子的图。
10
图63是表示对形成于挠性基板中的通孔内填充覆盖层的粘接剂的例子的图。图64A是用于说明图57 图58B所示的挠性电路板的制造方法的第一工序的图。图64B是用于说明图64A的工序之后的第二工序的图。图64C是用于说明图64B的工序之后的第三工序的图。图65A是表示局部扩大挠性电路板的宽度的第一例的图。图65B是表示局部扩大挠性电路板的宽度的第二例的图。图65C是表示局部扩大挠性电路板的宽度的第三例的图。图66是表示内置有电子零件的刚挠性电路板的一例的图。图67是表示表面安装有电子零件的刚挠性电路板的一例的图。图68是表示悬臂(flying tail)结构的一例的图。图69是表示刚挠性电路板的芯基板仅由绝缘层(绝缘基板)构成的例子的图。
具体实施例方式下面，参照附图来详细说明本发明的实施方式。此外，在图中，箭头Z1、Z2分别指相当于布线板的主面(表面和背面)的法线方向(或者芯基板的厚度方向)的布线板的层叠方向。另一方面，箭头X1、X2以及Y1、Y2分别指与层叠方向正交的方向(与布线板的主面平行的方向)。布线板的主面形成X-Y平面。另外，布线板的侧面形成X-Z平面或者Y-Z 平面。将连接导体或者其孔的与Z方向正交的截面(X-Y平面)称为横截面。另外，将与 Z方向平行的截面(X-Z平面或者Y-Z平面)称为纵截面。在本实施方式中，将朝向相反的法线方向的两个主面称为第一面(Zl侧的面)、第二面(Ζ2侧的面)。即，第一面的相反侧的主面为第二面，第二面的相反侧的主面为第一面。 在层叠方向上将接近芯的一侧称为下层(或者内层侧)，将远离芯的一侧称为上层(或者外层侧)。除了将包括能够作为电路等布线(还包括接地端)而发挥作用的导体图案的层称为布线层以外，也将仅由密布图案(Plain pattern)(没有空隙的图案)构成的层称为布线层。将形成于孔内的导体中的形成在孔的内面(侧面和底面)上的导体膜称为保形导体， 将填充到孔内的导体称为填充导体。在布线层中除了包括上述导体图案以外也有时包括连接导体的连接盘等。镀层是指在金属、树脂等的表面呈层状使导体(例如金属)析出的情况和析出而成的导体层(例如金属层)。镀层除了包括电解镀层等湿式镀层以外还包括PVD(PhysiCal Vapor D印osition 物理气相沉积)、CVD (Chemical Vapor D印osition 化学气相沉积)等干式镀层。孔或者柱体(突起)的“宽度”如果没有特别指定，则在圆形的情况下指直径，在圆形以外的情况下指2 截面积/tt)。在孔或者柱体(突起)呈锥形的情况下，将对应部位的值、平均值或者最大值等进行比较，能够判断两个以上的孔或者突起的“宽度”的一致或者不一致。关于形成于面上的线状图案，将与线正交的方向中的与形成面平行的方向的尺寸称为“宽度”，将与形成面正交的方向的尺寸称为“高度”或者“厚度”。另外，将从线的一端至另一端的尺寸称为“长度”。但是，在明确记载指其它尺寸的情况下，并不限于此。
(实施方式1)本实施方式的刚挠性电路板100是印刷电路板。如图1(剖视图)以及图2(俯视图)所示，刚挠性电路板100具有刚性部110和120以及挠性电路板130。刚性部110与刚性部120经由挠性电路板130相连接。即，刚性部110与刚性部120隔着挠性电路板130相对。具体地说，挠性电路板130的两端部进入到刚性部110与120之间。并且，刚性部110 和120以及挠性电路板130在该进入部分中相连接。在图中，F-R交界面Fl是相当于刚性部110与挠性部RlOO之间的交界的面，F-R交界面F2是相当于刚性部120与挠性部RlOO 之间的交界的面。另外，挠性部RlOO是被刚性部110与刚性部120夹着的具有挠性的部分、 即在F-R交界面Fl与F-R交界面F2之间暴露的挠性电路板130的一部分。刚性部110 和 120 具备基板 10、绝缘层 20a、30a、40a、50a、布线层 21、31、41、51、 连接导体13、22、32、42、52以及阻焊层43、53。基板10被配置于挠性电路板130的侧方(X 方向)。基板10与挠性电路板130之间既可以存在间隙也可以不存在间隙。基板10及其两侧的绝缘层20a、30a等相当于芯部。比芯部靠上层的绝缘层等相当于积层部。基板10 (刚挠性电路板100的芯基板)具有绝缘层IOa以及布线层11和12。绝缘层IOa是绝缘基板。绝缘层IOa的厚度例如为100 μ m。绝缘基板是在制造印刷电路板时使用的绝缘性材料。能够通过将绝缘性酚醛树脂、环氧树脂、聚酰亚胺或者BT 树脂等浸到玻璃布或者纸等中来形成绝缘层10a。另外，也能够对酚醛树脂、环氧树脂、聚酰亚胺、BT树脂等中混合无机填料来形成绝缘层10a。在本实施方式中，绝缘层IOa由环氧树脂构成。环氧树脂例如优选通过树脂浸渍处理而含有玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)等无机材料。绝缘层IOa含有无机材料， 由此可抑制冷热循环等中的挠性电路板130的伸缩。其结果，固定挠性电路板130的力、其固定的耐久性等提高。例如，如图3所示，挠性电路板130具有挠性基板131 (挠性电路板130的芯基板)、 布线层132和133以及内侧覆盖层134和135。挠性电路板130的端部的厚度T31例如为 ΙΟΟμπι。在本实施方式中，挠性电路板130的中央部的厚度Τ32例如为150μπι左右。挠性基板131例如由绝缘性的聚酰亚胺或者液晶聚合物构成。挠性基板131的厚度例如为20 50 μ m，优选为25 μ m左右。布线层132形成于挠性基板131的第一面上，布线层133形成于挠性基板131的第二面上。布线层132和133例如包括条状的布线，该条状的布线将刚性部110的布线与刚性部120的布线相连接。布线层132和布线层133例如由铜构成。布线层132、133的厚度T33、T34例如为20 25μπι。在本实施方式中，布线层133的厚度大于布线层132的厚度。但是，并不限于此，例如布线层132的厚度也可以与布线层133的厚度相同(参照后述的图57)。内侧覆盖层134和135被形成于挠性基板131上。内侧覆盖层134、135分别覆盖布线层132、133，使这些布线层132、133与外部绝缘。内侧覆盖层134和135例如由聚酰亚胺构成。内侧覆盖层134、135的厚度例如为5 30 μ m左右。挠性基板131具有连接导体131b。详细地说，在挠性基板131上形成有孔131a。 连接导体131b是将铜镀层填充到孔131a而构成的。布线层132与布线层133经由连接导体131b电连接。
如图1所示，绝缘层20a、30a分别被配置于绝缘层IOa与挠性电路板130之间的交界部RO上，而不被配置于挠性电路板130的中央部上而使挠性部RlOO暴露。其中，绝缘层20a被层叠在挠性电路板130的端部的第一面侧和绝缘层IOa的第一面侧。详细地说， 在挠性电路板130的Xl侧端部的第一面侧层叠有刚性部110的绝缘层20a，在挠性电路板 130的X2侧端部的第一面侧层叠有刚性部120的绝缘层20a。另一方面，绝缘层30a层叠于挠性电路板130的端部的第二面侧以及绝缘层IOa的第二面侧。详细地说，在挠性电路板 130的Xl侧端部的第二面侧层叠有刚性部110的绝缘层30a，在挠性电路板130的X2侧端部的第二面侧层叠有刚性部120的绝缘层30a。挠性电路板130被配置于绝缘层IOa的侧方(X方向)。详细地说，挠性电路板130被配置于刚性部110的绝缘层IOa与刚性部120 的绝缘层IOa之间。在绝缘层20a中形成有孔22a，在绝缘层30a形成有孔32a。在孔22a、32a的内表面例如分别形成由铜镀层构成的连接导体22、32，在连接导体22、32的内侧填充有绝缘体 22b、32b。连接导体22、32是保形导体。但是，并不限于此，连接导体22、32例如也可以是填充导体(参照后述的图36)。在绝缘层10a、20a、30a中形成有通孔13a。在通孔13a的壁面上形成有例如分别由铜镀层构成的连接导体13，在连接导体13的内侧填充有绝缘体13b。连接导体13是保形导体。但是，并不限于此，连接导体13例如也可以是填充导体。布线层21与布线层31 经由连接导体13相互电连接。在图4中放大表示图1中的区域R (刚性部110与挠性电路板130之间的连接部)。 此夕卜，刚性部120和挠性电路板130之间的连接部的结构与刚性部110和挠性电路板130 之间的连接部的结构相同。下面，将挠性电路板130与刚性部110、120之间的连接部称为 F-R连接部。如图4所示，绝缘层IOa的厚度与挠性电路板130的厚度大致相同。绝缘层IOa上的导体(布线层11、12)与挠性电路板130所包含的导体(布线层 132,133)的厚度方向(Z方向)的位置(Z坐标)相互错开。详细地说，布线层132、133位于布线层11、12的下层侧。因此，得到以下效果。布线层11、12被配置于连接导体22、32的侧方(X方向)。因此来自连接导体22、 32的侧方的力变强，由此进一步提高F-R连接部的连接可靠性。另外，从布线层21、31至布线层132、133的距离、即连接导体22、32的厚度方向(Z 方向)的尺寸变长。连接导体22、32的厚度方向的尺寸D11、D12例如为90μπι。由此，按照与销固定相同的方式，较深穿刺由硬质金属构成的连接导体22、32，连接导体22、32与孔 22a、3h的内面接触的面积变大。其结果，固定挠性电路板130的力、其固定的耐久性提高。对由挠性电路板130和绝缘层10a、20a、30a分割的空间(这些构件之间的空隙) 中填充有树脂10b。树脂IOb例如通过加压而从周围的绝缘层(绝缘层20a、30a等)流出， 与周围的绝缘层一体地固化。树脂IOb含有无机材料。绝缘层20a与绝缘层30a夹着挠性电路板130的端部，在区域RlO内与内侧覆盖层134和135重叠地结合。如上所述，在绝缘层20a中形成有连接导体22，在绝缘层30a中形成有连接导体 32。连接导体22与布线层132和布线层21这两者相连接，连接导体32与布线层133和布线层31这两者相连接。由此，布线层21经由绝缘层20a中的连接导体22与挠性电路板130所包含的布线层132电连接。另外，布线层31经由绝缘层30a中的连接导体32与挠性电路板130所包含的布线层133电连接。在本实施方式的刚挠性电路板100中，刚性部110和120与挠性电路板130不经由连接器电连接。因此即使因落下等而受到冲击的情况下也不会连接器脱落而产生接触不良。挠性电路板130的端部分别进入到(被埋入到)刚性部110、120，由此刚性部110 与刚性部120在该进入部分(被埋入的部分)相互电连接。由此，两者的连接变得牢固。绝缘层20a、30a上的导体(布线层21、31)比位于布线层21、31的上层侧的导体 (布线层41、51)、位于布线层21、31的下层侧的导体(布线层11、12)以及挠性电路板130 所包含的导体(布线层132、133)厚。具体地说，绝缘层20a、30a上的导体(布线层21、31) 比绝缘层IOa上的导体(布线层11、12)厚。绝缘层20a、30a上的导体(布线层21、31)比刚性部110、120的最外层的导体(布线层41、51)厚。另外，绝缘层20a、30a上的导体(布线层21、31)比挠性电路板130所包含的导体(布线层132、133)厚。本实施方式的刚挠性电路板100在绝缘层20a、30a上具有较厚的导体(布线层 21、31)，在布线层21、31的上层侧、下层侧以及挠性电路板130中具有较薄的导体。因此， 得到以下效果。布线层21、31与连接导体22、32相连续，连接导体22、32与挠性电路板130(特别是布线层132、133)相连接。按照与销固定相同的方式固定连接导体22、32。在本实施方式中，布线层21、31较厚，因此连接导体22、32的销固定效果提高，固定挠性电路板130的力、 其固定的耐久性提高。其结果，能够提高F-R连接部的连接可靠性。另外，利用绝缘层20a、30a夹着挠性电路板130的端部状态下，通过对它们进行加压，能够容易地制造刚挠性电路板100的芯部(参照后述的图13 图15B)。此时，在加压之前，在绝缘层20a、30a与挠性电路板130之间容易产生高度差。因此，在绝缘层20a、30a 上的导体(布线层21、31)较薄的情况下，由于加压而该导体有可能破损。这一点，在本实施方式的刚挠性电路板100中，绝缘层20a、30a上的导体(布线层21、31)较厚。特别是在一个实施方式中，在加压时，配置在绝缘层20a、30a上的铜箔较厚，因此，例如即使在产生高度差的状态下进行加压，导体也不容易破损(详细参照后述的制造工序的说明)。其另一方面，其它导体(布线层41、51)较薄，因此容易地使布线层21、31的上层侧或者下层侧、或者挠性电路板130中的布线密间距化。绝缘层20a、30a上的导体(布线层21、31)优选比包括挠性电路板130的导体(布线层132、133)在内的所有导体厚。但是，并不限于此，在刚挠性电路板100具有厚度相互不同的多个导体的情况下，只要绝缘层20a、30a上的导体比刚挠性电路板100的导体中的至少一种导体厚，则得到相同效果。绝缘层20a、30a上的导体(布线层21、31)优选比绝缘层IOa上的任一导体厚。但是，并不限于此，在绝缘层IOa上具有厚度相互不同的多个导体的情况下，只要绝缘层20a、 30a上的导体比位于绝缘层IOa上的导体中的至少一种导体厚，则得到相同效果。另外，绝缘层IOa上的导体(布线层11、12)比挠性电路板130所包含的导体(布线层132、133)薄。另外，绝缘层IOa上的导体(布线层11、12)与位于布线层21、31的上层侧的导体(布线层41、51)大致相同。在此，示出优选尺寸的一例。布线层11、12的厚度Tl、T2例如为18 μ m。布线层 21,31的厚度T3、T4例如为25μπι。布线层41、51的厚度Τ5、Τ6例如为20 μ m。布线层132、 133的厚度T33、T34 (图3)例如为25 μ m。如图5A所示，布线层11由铜箔1001以及镀层IOOlc (无电解镀层IOOla和电解镀层1001b)构成，布线层12由铜箔1002以及镀层1002c (无电解镀层100 和电解镀层 1002b)构成。如图5B所示，布线层21由铜箔4001以及镀层4001c (无电解镀层4001a和电解镀层4001b)构成，布线层31由铜箔4002以及镀层4002c (无电解镀层400 和电解镀层4002b)构成。如图5C所示，布线层41由铜箔4003以及镀层4003c (无电解镀层4003a 和电解镀层4003b)构成，布线层51由铜箔4004以及镀层4004c (无电解镀层400 和电解镀层4004b)构成。布线层21、31所包含的铜箔4001、4002优选比布线层11、12所包含的铜箔1001、 1002以及布线层41、51所包含的铜箔4003、4004厚。在此，示出优选尺寸的一例。铜箔1001、1002的厚度Tll例如为5 μ m。铜箔4001、 4002的厚度T21例如为9 μ m。铜箔4003,4004的厚度T31例如为6. 5 μ m。镀层1001c、 1002c的厚度T12例如为13 μ m。镀层4001c,4002c的厚度T22例如为16 μ m。镀层4003c、 4004c的厚度T32例如为13. 5 μ m。这样尺寸的导体层也能够使用较薄铜箔来形成，但是也能够使用较厚铜箔并改变蚀刻量来形成(详细参照后述的制造工序的说明)。另外，并不限于此，布线层21、31所包含的镀层4001c、4002c的厚度T22也可以与布线层11、12所包含的镀层1001c、1002c的厚度T12以及布线层41、51所包含的镀层 4003c、4004c的厚度T32大致相同。如上所述，在导体(布线层11等)由铜箔、无电解镀层以及电解镀层这三层结构构成的情况下，通过仅改变铜箔的厚度来容易地调整上述各导体间的相对的导体的厚度。另外，只要上述导体(布线层11等)的镀层的厚度大致相互相同，则在各导体的形成中不需要较大地改变镀层的条件。其结果，实现制造成本等的减小。 此外，导体的结构并不限于上述三层结构而是任意的(参照后述的图31A 图32C)。如图4、图6A以及图6B所示，连接导体22 (或者孔22a)的形状呈以从第二面侧向第一面侧扩大的方式呈锥形的锥形圆柱(圆锥台)。连接导体32 (或者孔32a)的形状呈以从第一面侧向第二面侧扩大的方式呈锥形的锥形圆柱(圆锥台)。此外，并不限于此，连接导体22等的形状是任意的(参照后述的图42A 图43B)。在本实施方式的刚挠性电路板100中，当从X-Y平面观察时，连接导体22的位置与连接导体32的位置相互一致。因而，连接导体22与连接导体32相对。由此，挠性电路板130的两端部被更牢固地夹持。此外，即使连接导体22的位置与连接导体32的位置不完全一致，连接导体22和32中的一个与另一个的至少一部分相对，由此也得到相同效果。另外，布线层21和连接导体22由连续的导体构成。由此，挠性电路板130的两端部与布线层21与连接导体22形成为不连续的情况(参照后述的图37)相比被更牢固地夹持。布线层31和连接导体32也相同。而且，连接导体22和32由镀层构成。由此，挠性电路板130的两端部与连接导体 22和32由导电性糊剂构成的情况(参照图37)相比被更牢固地夹持。连接导体22、32是分别仅贯通绝缘层20a、30a的孔22a、32a的所谓导通孔(viahole)内的导体。这种结构有利于提高挠性电路板130与刚性部110和120的连接可靠性。 但是，并不限于此，也可以利用贯通多个层的孔内导体来对挠性电路板130的导体与绝缘层20a、30a上的导体图案电连接(参照后述的图38A、图38B)。挠性电路板130两面的导体图案经由连接导体22、32与刚性部110、120的导体图案(布线层21、31)电连接。但是，并不限于此，也可以挠性电路板130的仅单面的导体图案经由连接导体22、32与刚性部110、120的导体图案(布线层21或者31)电连接(参照后述的图41)。挠性电路板130的导体图案(布线层132、133)的方式基本上是任意的。因而，例如，如图6A所示，F-R连接部附近的布线层132、133的方式也可以是直列(直线状平行排列)的。但是，例如，如图6B所示，为了提高F-R连接部附近的连接可靠性，优选布线层132、 133在F-R连接部附近呈扇状散开、即端子间距呈扇状扩大。这样一来，确保相邻的布线之间的距离，抑制布线之间的干扰。因而，能够扩大连接导体22、32的宽度。当连接导体22、 32的宽度扩大时，挠性电路板130与刚性部110或者120的结合面积增加。其结果，F-R连接部的连接可靠性提高。如图1所示，在绝缘层20a的第一面侧层叠有绝缘层40a，在绝缘层30a的第二面侧层叠有绝缘层50a。在绝缘层40a的第一面形成有布线层41，在绝缘层50a的第二面有形成布线层51。并且，在绝缘层40a的第一面侧层叠有阻焊层43，在绝缘层50a的第二面侧层叠有阻焊层53。绝缘层40a、50a相当于层间绝缘层。在绝缘层40a中形成有孔42a，在绝缘层50a 中形成有孔52a。在孔42a、5h的内表面例如分别形成由铜镀层构成的连接导体42、52。连接导体42、52是保形导体。但是，并不限于此，连接导体42、52例如也可以是填充导体。布线层11、12、21、31、41、51例如由铜箔和铜镀层构成。但是，并不限于此，例如也可以省略铜箔。镀层优选例如由电解镀层构成或者由无电解镀层构成、或者由这两层结构构成。这些布线层的材料例如也可以是铜以外的导体。在本实施方式中，绝缘层20a、30a、40a、50a由与绝缘层IOa大致相同的材料构成。 通过采用这种材料，F-R连接部变得更牢固。另外，即使这些材料为不大致相同的情况下， 绝缘层IOa含有构成绝缘层20a或者绝缘层30a的至少一种材料，由此得到相同效果。在此，构成芯部的绝缘层20a、30a优选含有无机材料。绝缘层20a、30a含有无机材料，由此可抑制冷热循环等中的挠性电路板130的伸缩。其结果，固定挠性电路板130的力、其固定的耐久性等提高。但是，并不限于此，这些绝缘层20a、30a、40a、50a也可以含有与绝缘层IOa 不同的材料。作为绝缘层20a、30a、40a、50a的材料例如能够使用将环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂浸到玻璃纤维或者芳族聚酰胺纤维等无机材料中而得到的材料。连接导体13、42、52例如由铜镀层构成。连接导体42、52所形成的孔42a、52a的形状例如呈锥形圆柱(圆锥台)。连接导体13所形成的通孔13a的形状例如呈圆柱形状。例如通过图7所示的过程来制造上述刚挠性电路板100。在步骤S 11中，准备基板10 (芯基板)、绝缘层20a、30a以及挠性电路板130。图8A 图8D表示基板10的制造方法。如图8A所示，首先准备双面覆铜层叠板1000 (初始材料)。双面覆铜层叠板1000具有绝缘层IOa以及铜箔1001和1002 (金属箔)。在绝缘层IOa的第一面形成有铜箔1001， 在绝缘层IOa的第二面形成有铜箔1002。绝缘层IOa的材料例如为带加强材料的环氧树脂。 此外，难以将较薄铜箔通过层压等粘贴到绝缘层。因此，在要形成的铜箔1001、 1002的厚度较薄的情况下，也可以在将比较薄的铜箔粘贴到绝缘层IOa之后，对该铜箔进行蚀刻，得到规定厚度的铜箔1001、1002。例如也可以在将12 μ m的铜箔粘贴到绝缘层之后，通过对该铜箔进行蚀刻，形成5 μ m的铜箔1001、1002。只要使用这种方法，则能够容易地得到优质的铜箔。如图8B所示，接着形成布线层11、12。具体地说，在进行铜的板面镀(整面镀)处理之后，通过光刻技术，对绝缘层IOa两面的导体层进行图案形成。由此，在绝缘层IOa的第一面形成布线层11，在绝缘层IOa的第二面形成布线层12。如图8C所示，接着利用模具2001对绝缘层IOa进行冲裁加工。由此，如图8D所示，绝缘层IOa分离为刚性部110和刚性部120。其结果，完成基板10。图9A以及图9B表示加工绝缘层20a、30a的方法。如图9A所示，首先准备加工前的绝缘层20a、30a。绝缘层20a、30a的材料例如为将环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂浸到玻璃纤维或者芳族聚酰胺纤维等无机材料中而得到的材料。在该阶段中，绝缘层20a、30a成为半固化浸胶物(pre-preg)(半固化状态的粘接片)。特别是，优选半固化浸胶物为低流动性半固化浸胶物。但是，代替半固化浸胶物还能够使用RCF(Resin Coated copper Foil 涂树脂铜箔)等。接着，利用模具2002对绝缘层20a进行冲裁加工，利用模具2003对绝缘层30a进行冲裁加工。由此，如图9B所示，绝缘层20a、30a分别被分离为刚性部110和刚性部120。图IOA 图12表示挠性电路板130的制造方法。此外，在本实施方式中，在一个制造面板上同时制造多个挠性电路板130，在图12的工序中分离其中一个。但是，并不限于此，也可以在一个制造面板上形成一个挠性电路板130。如图IOA所示，首先准备双面覆铜层叠板(初始材料)。该双面覆铜层叠板具有挠性基板131以及铜箔3001和3002。在挠性基板131的第一面形成有铜箔3001，在挠性基板131的第二面形成有铜箔3002。挠性基板131的材料例如为绝缘性聚酰亚胺或者液晶聚合物。铜箔3001和3002的厚度例如为18 μ m。如图IOB所示，接着形成布线层132、133以及连接导体131b。具体地说，首先例如利用激光，在挠性基板131中形成孔131a。孔131a贯通挠性基板131，到达铜箔3001。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。接着，对第二面进行铜的板面镀(孔131a的镀层处理以及整面镀处理)处理。 由此，对孔131a例如填充铜镀层(例如无电解镀层和电解镀层)。其结果，形成连接导体 131b。在本实施方式中，仅对单面(第二面)进行镀层处理，但是，并不限于此，也可以对两面(第一面和第二面)进行镀层处理。通过对两面进行镀层处理，容易地使布线层132的厚度与布线层133的厚度等变得相同。接着，通过光刻技术，对挠性基板131两面的导体层进行图案形成。由此，在挠性基板131的第一面形成布线层132，在挠性基板131的第二面形成布线层133。并且，之后根据需要来进行水平粗糙化处理。如图IOC所示，接着例如进行加压，在挠性基板131的第一面侧安装内侧覆盖层 134，在挠性基板131的第二面侧安装内侧覆盖层135。由此，布线层132、133分别被内侧覆盖层134、135覆盖。其结果，制造出多个挠性电路板130。之后，根据需要，形成夹具孔、形成电解金层。如 图11所示，接着例如通过印刷，在内侧覆盖层134的第一面侧形成撕膜片2004， 在内侧覆盖层135的第二面侧形成撕膜片2005。如图12所示，接着例如利用模具，从制造面板拔出一个挠性电路板130。这样，得到上述图3所示的挠性电路板130。此外，分离挠性电路板130的方法并不限于模具而是任意的。例如也可以利用激光、钻头等来分离挠性电路板130。接着，在图7的步骤S12中形成基板10 (芯基板)、绝缘层20a、30a以及挠性电路板130的层叠体。具体地说，首先对基板10(图8D)、绝缘层20a、30a (图9B)以及挠性电路板130(图 12)进行定位，例如，如图13所示那样进行配置。然后，将绝缘层20a、30a预熔接到基板10。基板10被配置于挠性电路板130的侧方(X方向)。绝缘层20a被配置于撕膜片 2004的侧方(X方向)，绝缘层30a被配置于撕膜片2005的侧方(X方向)。挠性电路板130 的两端部被绝缘层20a、30a夹着。此时，由于存在撕膜片2004、2005 (隔板)，因此第一面、 第二面的高度差变小。但是，难以完全消除该高度差。例如，如图14所示，接着，将铜箔4001、4002(金属箔)配置于上述构件的外侧(第一面侧、第二面侧)。铜箔4001、4002比其它布线层中的铜箔厚。如图15A所示，接着利用加压用的夹具2006和2007来夹持这些构件，并集中进行加热加压。即，同时进行加压和加热处理。此时，利用销2008来定位夹具2006和2007。由此，相对于主面大致垂直地进行加压。在一个实施方式中，使用较厚的铜箔4001、4002。在这种情况下，绝缘层20a、30a 上的导体较厚，因此即使在产生上述高度差的状态下进行加压，铜箔4001、4002也不会破损。如图15B所示，通过上述加压，从周围的绝缘层(绝缘层10a、20a、30a)挤压出含有无机材料的树脂10b，树脂IOb被填充到绝缘层IOa与挠性电路板130之间的空隙中。并且，通过上述加热，半固化浸胶物(绝缘层20a、30a)固化而附着有绝缘层IOa 以及绝缘层20a、30a。绝缘层20a和30a以及挠性电路板130也被接合。其结果，形成基板 10、绝缘层20a、30a以及挠性电路板130的层叠体100a。绝缘层IOa被夹在绝缘层20a与绝缘层30a之间。此外，也可以分开多次进行上述加压和加热处理。另外，可以分别进行加热处理和加压处理，但是同时进行效率更佳。也可以在加热加压处理之后，另外进行用于一体化的加热处理。另外，在要形成的铜箔4001、4002的厚度较薄的情况下，也可以在将比较厚的铜箔粘贴到绝缘层20a、30a之后，对该铜箔进行蚀刻，得到规定厚度的铜箔4001、4002。例如也可以在将12ym的铜箔粘贴到绝缘层之后，通过对该铜箔进行蚀刻，来形成9μπι的铜箔 4001、4002。只要使用这种方法，则能够容易地得到优质的铜箔。
如图16所示，接着形成布线层21、31以及连接导体13、22、32。具体地说，例如利用激光，在绝缘层20a中形成孔22a，在绝缘层30a中形成孔 32a。另外，在绝缘层10a、20a、30a中形成通孔13a。孔22a到达挠性电路板130的布线层 132，孔32a到达挠性电路板130的布线层133。通孔13a贯通所有绝缘层10a、20a、30a。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。接着，例如通过铜的板面镀处理(孔22a、32a以及通孔13a的镀处理以及整面镀处理)来在孔22a、32a的内表面例如形成铜镀层，在通孔13a的壁面上例如形成铜镀层， 在绝缘层20a的第一面上(详细地说铜箔4001上)以及绝缘层30a的第二面上(详细地说铜箔4002上)例如分别形成铜镀层。这些镀层例如由无电解镀层和电解镀层构成。但是，并不限于此，也可以是仅由无电解镀层或者电解镀层构成的镀层。并且，也可以是通过 PVD (Physical Vapor Deposition 物理气相沉积)、CVD (Chemical Vapor Deposition -.it 学气相沉积)等干式镀层形成的镀层。在本实施方式中，在进行镀处理时，挠性电路板130 被铜箔4001、4002覆盖。因此挠性电路板130不容易受到镀液的损伤。由此，形成连接导体13、22、32。连接导体22与布线层132相接合，连接导体32与布线层133相接合。连接导体13将两面的导体层(图案形成之前的布线层21、31)相互电连接。接着，在图7的步骤S13中，例如通过光刻工序，对两面的导体层(最外层)进行图案形成。由此，在绝缘层20a上形成布线层21，在绝缘层30a上形成布线层31。通过上述板面镀处理，布线层21与连接导体22或者布线层31与连接导体32分别连续地形成。另夕卜，铜箔4001、4002较厚，因此布线层21、31比其它布线层厚。在本实施方式中，在撕膜片 2004,2005上分别残留布线层21、31的导体图案。接着，在图7的步骤S14中，对层叠体100a进行积层。具体地说，如图17所示，首先以按照铜箔4003 (金属箔)、绝缘层40a、层叠体 100a、绝缘层50a以及铜箔4004(金属箔)的顺序层叠的方式配置铜箔4003、绝缘层40a、 层叠体100a、绝缘层50a以及铜箔4004。由此，层叠体100a被绝缘层40a与绝缘层50a夹着。在该阶段中，绝缘层40a和50a成为半固化浸胶物(半固化状态的粘接片)。但是，代替半固化浸胶物还能够使用RCF(Resin Coated copper Foil 涂树脂铜箔)等。接着，进行加热加压。由此，使半固化浸胶物(绝缘层40a和50a)固化，铜箔4003、 绝缘层40a、层叠体100a、绝缘层50a以及铜箔4004被一体化。另外，如图18所示，从绝缘层40a和50a流出的树脂被填充到通孔13a内以及孔22a、32a内，形成绝缘体13b、22b、 32b。此外，也可以在加压之前预先填充绝缘体13b、22b、32b。此外，在要形成的铜箔4003、4004的厚度较薄的情况下，也可以在将比较厚的铜箔粘贴到绝缘层40a、50a之后，对该铜箔进行蚀刻，得到规定厚度的铜箔4003、4004。例如也可以在将12 μ m的铜箔粘贴到绝缘层之后，通过对该铜箔进行蚀刻，形成6. 5 μ m的铜箔 4003、4004。只要是这种方法，则能够容易地得到优质的铜箔。如图18所示，接着，例如利用激光，在绝缘层40a中形成孔42a，在绝缘层50a中形成孔52a。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。如图19所示，接着例如通过铜的板面镀处理(例如无电解镀处理或者电解镀处理或者它们两者)在孔42a内例如形成铜镀层，在孔52a内例如形成铜镀层。由此，形成连 接导体42和52。并且，接着，例如利用光刻技术，对两面的导体层进行图案形成。由此，在绝缘层 40a上形成布线层41，在绝缘层50a上形成布线层51。在本实施方式中，在撕膜片2004、 2005上分别残留布线层41、51的导体图案。如图20所示，接着，例如通过丝网印刷或者层压等，在两面形成阻焊层43和53。 之后，例如通过加热使阻焊层43和53固化。另外，根据需要，进行图案形成、打孔以及外形 加工。接着，在例如利用具有规定开口的掩模覆盖第一面和第二面的状态下进行蚀刻处理或者局部进行激光照射，由此图21所示那样形成切割线4011 4014。切割线4011和 4012形成于绝缘层40a上，切割线4013和4014形成于绝缘层50a上。切割线4011 4014 到达撕膜片2004或者2005上的导体图案(布线层21、31)。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。接着，在图7的步骤S 15中，在挠性电路板130的中央部两侧(第一面侧和第二面侧)形成空间。由此，形成挠性部RlOO(图1)。具体地说，如图22所示，以从挠性电路板130的两面剥下的方式去除被切割线 4011 4014分割的区域R201和R202的部分。此时，由于配置有撕膜片2004、2005，因此容易地进行分离。区域R201和R202的部分被去除，由此挠性电路板130的中央部暴露，在挠性电路板130的表面和背面(绝缘层的层叠方向)上形成挠性电路板130所翘曲(弯曲) 的空间。其结果，完成刚挠性电路板100(图1)。之后，根据需要，例如利用掩模蚀刻来去除残留的导体。另外，通过焊锡膏的印刷、 回流焊等，在阻焊层43和53的开口部形成外部连接端子(焊锡凸块)。由此，通过其外部连接端子，能够将刚挠性电路板100与其它布线板进行连接或者在刚挠性电路板100上安装电子零件。另外，根据需要，进行外形加工、翘曲矫正、通电检查、外观检查以及最终检查寸。本实施方式的制造方法适合于制造上述刚挠性电路板100。根据这种制造方法，以低成本得到优异的刚挠性电路板100。(实施方式2)以与上述实施方式1的不同点为中心来说明本发明的实施方式2。此外，在此对与上述图1等所示的要素相同的要素分别标注相同附图标记，方便起见，省略已经说明的相同部分、即重复说明的部分的说明。如图23 图25所示，本实施方式的刚挠性电路板100中的挠性电路板130在单面(例如第二面)具有屏蔽层137和外侧覆盖层139。屏蔽层137形成于内侧覆盖层135上。屏蔽层137对从外部(特别是第二面侧) 向布线层132和133的电磁噪声以及从布线层132、133向外部(特别是第二面侧)的电磁噪声进行屏蔽。屏蔽层137例如由导电性糊剂构成。屏蔽层137的厚度例如为10 30 μ m
左右ο屏蔽层137的导电性糊剂例如含有银的微颗粒。导电性糊剂优选含有银、金、铜、 碳中的至少一种。特别是，银的导电率较高，因此有效地降低噪声。但是，并不限于此，屏蔽层137的材料是任意的。
另外，内侧覆盖层135具有连接导体135b。详细地说，在内侧覆盖层135中形成孔 135a。例如能够利用激光来形成孔135a。连接导体135b是将导电性糊剂填充到孔135a内而构成的。例如能够通过丝网印刷来填充导电性糊剂。屏蔽层137与布线层133经由连接导体135b电连接。外侧覆盖层139形成于内侧覆盖层135上。外侧覆盖层139覆盖屏蔽层137。外侧覆盖层139使挠性电路板130与外部绝缘并且进行保护。外侧覆盖层139例如由聚酰亚胺构成。外侧覆盖层139的厚度例如为5 30 μ m左右。如图25所示，对被挠性电路板130和绝缘层10a、20a、30a分割的空间(这些构件之间的空隙)填充树脂10b。树脂IOb例如进行加压(参照图15A)时从周围的绝缘层(绝缘层20a、30a等 )流出，与周围的绝缘层一体地固化。在本实施方式的刚挠性电路板100中，由屏蔽层137保护布线层132和133，因此挠性电路板130耐噪声。另外，由外侧覆盖层139保护挠性电路板130，由此挠性电路板130 的强度等提高。另外，对于与实施方式1相同的结构，得到与上述实施方式1的效果相同的效果。(实施方式3)以与上述实施方式2的不同点为中心来说明本发明的实施方式3。此外，在此对与上述图1等所示的要素相同的要素分别标注相同附图标记，方便起见，省略已经说明的相同部分、即重复说明的部分的说明。如图26 图28所示，本实施方式的刚挠性电路板100中的挠性电路板130在两面(例如第一面和第二面)具有屏蔽层136、137和外侧覆盖层138、139。只要为这种结构，则由屏蔽层136、137从两面保护布线层132和133，因此挠性电路板130更耐噪声。另外，由外侧覆盖层138、139从两面保护挠性电路板130，由此挠性电路板130的强度等进一步提高。(实施方式4)以与上述实施方式1的不同点为中心来说明本发明的实施方式4。此外，在此对与上述图1等示出的要素相同的要素分别标注相同附图标记，方便起见，省略已经说明的相同部分、即重复说明的部分的说明。本实施方式的刚挠性电路板100的层数多于实施方式1的例子的层数。刚性部 110 和 120 包括基板 10、绝缘层 20a、30a、40a、50a、60a、70a、80a、90a、布线层 21、31、41、51、 61、71、81、91、连接导体 22、23、32、33、42、52、62、72、82、92 以及阻焊层 83、93。基板10具有绝缘层10a、布线层11、12以及连接导体14。连接导体14是在贯通绝缘层IOa的孔14a内填充导体而构成的。布线层11与布线层12经由连接导体14相互电连接。绝缘层20a、30a、40a、50a、60a、70a、80a、90a相当于层间绝缘层。在这些绝缘层 20a 90a 中形成有分别贯通绝缘层的孔 22a、23a、32a、33a、42a、52a、62a、72a、82a、92a。绝缘层 20a 90a 具有连接导体 22、23、32、33、42、52、62、72、82、92。连接导体 22 72、23、 33是分别在孔22a 72a、23a、33a内填充镀层而构成的。连接导体82、92是分别在孔82a、 92a内面形成有镀层而构成的。连接导体82、62、42、23、14、33、52、72、92在轴线Ll上以及轴线L2上从第一面侧向第二面侧依次层叠。相邻的连接导体之间进行密合(接触)而相互导通。在轴线Ll上形成有填充叠层(filled stack) Si，在轴线L2上形成有填充叠层S2。填充叠层Sl和S2 分别具有整层的层间连接(填充导体或者保形导体)被配置在同一轴线上的结构、所谓全叠层(full stack)结构。连接导体22与布线层132和布线层21这两者相连接，连接导体32与布线层133 和布线层31这两者相连接。由此，布线层21经由绝缘层20a中的连接导体22与挠性电路板130所包含的布线层132电连接。另外，布线层31经由绝缘层30a中的连接导体32与挠性电路板130所包含的布线层133电连接。图中的厚度Tl TlO (图30)以及T33、T34 (图3)满足以下关系。T3、T4 > T33、T34Τ3、Τ4 彡 Τ1、Τ2 = Τ5、Τ6、Τ7、Τ8Τ3、Τ4 彡 Τ9、Τ10 > Τ5、Τ6、Τ7、Τ8 Τ1、Τ2 > Τ33、Τ34如图30所示，在绝缘层20a、30a中形成有连接导体22、32(第一连接导体)和连接导体23、33 (第二连接导体)，上述连接导体22、32 (第一连接导体)将绝缘层20a、30a上的导体(布线层21、31)与挠性电路板130的导体(布线层132、133)电连接，上述连接导体23、33(第二连接导体)将层间电连接。并且，连接导体22、32的厚度方向(Z方向)的尺寸Dll、D12大于比连接导体23、33的厚度方向的尺寸D13、D14。因而，连接导体22、32 与连接导体23、33相比，与孔22a、32a的内面接触的接触面积变大。其结果，固定挠性电路板130的力、其固定的耐久性等提高。绝缘层20a、30a上的导体(布线层21、31)比刚性部110、120的最外层的导体(布线层81、91)厚。另外，布线层81、91比位于布线层81、91的下层侧且位于布线层21、31的上层侧的导体(布线层41、51、61、71)厚。另外，对于与实施方式1相同的结构得到与上述实施方式1的效果相同的效果。例如在上述图7所示的过程中，能够通过与上述图8A 图22所示的工序相同的工序来制造本实施方式的刚挠性电路板100。(其它实施方式)以上，说明了本发明的实施方式的刚挠性电路板及其制造方法，但是，本发明并不限于上述实施方式。布线层11、12、21、31、41、51的材质基本上是任意的。例如，如图31A 图31C所示，布线层11、12、21、31、41、51也可以不具有无电解镀层。即使在这种情况下，只要上述厚度的关系成立，则也得到与上述各实施方式的效果相同的效果。另外，如图32A 图32C所示，布线层11、12、21、31、41、51也可以不具有铜箔。即使在这种情况下，只要上述厚度的关系成立，则也得到与上述各实施方式的效果相同的效^ ο另外，只要得到所需的电阻率、绝缘层的密合性等，则布线层11、12、21、31、41、51 也可以仅由铜箔或者仅由电解镀层构成。并且，代替铜箔也可以使用由铜以外的金属构成的金属箔。
如图33 图35所示，第一面侧的绝缘层20a、40a、60a以及第二面侧的绝缘层 30a、50a、70a也可以具有越接近挠性部RlOO越薄的部分。通过为这种结构，挠性电路板130 的两端部被更牢固地夹持。 在图33 图35所示的例子中，与上述各实施方式的刚挠性电路板100相比层数增加。即，在绝缘层40a的第一面侧层叠有绝缘层60a，在绝缘层50a的第二面侧形成有绝缘层70a。在绝缘层60a上形成有布线层61，在绝缘层70a上形成有布线层71。并且，在绝缘层60a上形成有阻焊层63，在绝缘层70a上形成有阻焊层73。另外，在绝缘层60a中形成有孔62a，在绝缘层70a中形成有孔72a。孔62a、72a的内表面例如分别形成由铜镀层构成的连接导体62、72。在图33的例子中，在刚性部110或者120的第一面侧的最外绝缘层(绝缘层60a) 的挠性部RlOO侧端的位置L12至F-R交界面Fl或者F2的范围R12内，第一面侧的绝缘层 20a.40a.60a呈台阶状越接近挠性部RlOO越薄。此外，绝缘层60a的挠性部RlOO侧端的位置为位置L12，绝缘层40a的挠性部RlOO侧端的位置位于位置L12与F-R交界面Fl或者 F2的中间，绝缘层20a的挠性部RlOO侧端的位置与F-R交界面Fl或者F2 —致。第二面侧的绝缘层30a、50a、70a也同样为这种结构。但是在这种情况下，图33中所示的位置L22代替位置L12，范围R22代替范围R12。另一方面，在图34以及图35的例子中，在刚性部110或者120的第一面侧的最外绝缘层(绝缘层60a)的挠性部RlOO侧端的位置L12至F-R交界面Fl或者F2的范围R12 内，第一面侧的绝缘层20a、40a、60a连续地越接近挠性部RlOO越薄。在图34的例子中，第一面侧的绝缘层20a、40a、60a的挠性部RlOO侧端面形成贯穿这些绝缘层20a、40a、60a而连续的曲面。另外，第二面侧的绝缘层30a、50a、70a也相同。在图35的例子中，第一面侧的绝缘层20a、40a、60a的挠性部RlOO侧端面形成贯穿这些绝缘层20a、40a、60a而连续的斜面。另外，第二面侧的绝缘层30a、50a、70a也相同。例如从下层至上层错开配置绝缘层或者在形成切割线4011 4014(图21)时等通过蚀刻、激光等切割绝缘层，由此能够形成图33 图35所示的结构。用于将挠性电路板130的导体图案(布线层132、133)与刚性部110或者120的导体图案(布线层21、31)电连接的连接导体22、32并不限于保形导体，如图36所示，也可以是填充导体。这样连接导体22、32为填充导体的情况下，挠性电路板130的导体图案(布线层132、133)与刚性部110、120的导体图案(布线层21、31)更牢固地连接。如图37所示，用于将挠性电路板130的导体图案(布线层132、133)与刚性部110 或者120的导体图案(布线层21、31)电连接的连接导体22、32也可以由导电性糊剂形成。 连接导体22、32既可以是填充导体，也可以是保形导体。另外，如图37所示，布线层21或者31以及连接导体22或者32也可以由相互不同的导体材料形成。如图38A、图38B所示，挠性电路板130的导体图案(布线层132、133)与刚性部 110、120的导体图案(布线层21、31)也可以利用贯通绝缘层30a、挠性电路板130以及绝缘层20a的通孔130a内的导体130b (保形导体或者填充导体)相互电连接。在这些例子中，布线层132、133的侧面暴露，布线层21、31、132、133利用导体130b电连接。此外，在导体130b为保形导体的情况下(图38A)，例如对导体130b内侧填充绝缘体130c。只要是这种连接方式，则能够集中形成多个层的孔，因此与按照每个层来形成孔的情况相比，简单地制造刚挠性电路板100。此外，通孔130a也可以贯通刚性部110或者 120。如图39所示，也能以连接导体22与连接导体32从Z轴上偏离的方式(例如在X 方向或者Y方向上错开)配置连接导体22和连接导体32。在所有F-R连接部中，不需要对配置在交界部RO上的绝缘层20a、30a上的导体 (布线层21、31)进行加厚。例如，如图40所示，也可以仅在第二面侧对绝缘层30a上的导体(布线层31)进行加厚。但是，对两侧的绝缘层20a、30a上的导体进行加厚，提高上述 F-R连接部的连接可靠性等的效果更大。如图41所示，挠性电路板130的仅单面(布线层132、133中的一个)与刚性部 110、120的导体图案(布线层21、31)电连接。在图41的例子中，仅布线层31经由连接导体32与布线层133相连接。连接导体或者其孔的横截面(X-Y平面)的形状并不限于圆形(正圆形)而是任意的。例如，如图42A所示，这些面的形状可以是正四边形，并且也可以是正六边形、正八边形等其它正多边形。此外，多边形的角形状是任意的，例如可以是直角、锐角、钝角、带有圆角。但是，在防止热应力的集中方面，优选角带有圆角。另外，上述横截面的形状可以是椭圆形，也可以是长方形、三角形等。上述圆形、椭圆形、正多边形具有容易与孔的形状相似这种优点。另外，如图42B或者图42C所示，十字形或者正多边星形等从中心起呈放射状画直线的形状(呈放射状配置多个叶片的形状)也形成为上述横截面的形状而较有效。连接导体的纵截面的形状也是任意的。例如，如图43A所示，也可以将连接导体 22、32所形成的孔22a、32a的形状为圆柱形状。另外，例如，如图43B所示，也可以连接导体 22,32的形状为位于厚度方向的大致中间的中间部22c、32c的宽度小于第一面和第二面中的开口部22d和32d的宽度的形状。当为这种形状时，开口部22d、32d的宽度变得大于中间部22c、32c的宽度，因此镀层的填充性提高。另外，其结果，表面的平坦性提高。另外，连接导体22、32在中间部22c、32c中具有截面积最小的部分。因此绝缘层20a、30a与连接导体22、32的连接面积变大。另外，在从连接导体22、32上的布线层21、31分离的部位集中应力。因此来自横向(X方向或者Y方向)的应力分散，从而能够抑制连接导体22、32随着应力集中而被剥离。另外，其结果，提高连接可靠性。如图44所示，刚性部110、120也可以具有从与挠性部RlOO之间的交界面Fl、F2 突出的凸部P101、P102。在图44的例子中，刚性部110具有两个凸部P101，刚性部120具有两个凸部P102。凸部PlOl被配置于挠性电路板130的Yl侧和Y2侧，从刚性部110与挠性部RlOO之间的F-R交界面Fl向X2侧突出。另一方面，凸部P102被配置于挠性电路板 130的Yl侧和Y2侧，从刚性部120与挠性部RlOO之间的F-R交界面F2向Xl侧突出。凸部P101、P102的平面形状(X-Y平面的形状)例如呈矩形形状。通过设置这种凸部P101、 P102,能够抑制在F-R连接部中产生过大的应力。下面，参照图45来说明这种情况。 考虑例如按照图44中的线LO来折叠刚挠性电路板100，收纳到便携式电话机等的壳体5001中。通过折叠，在挠性电路板130的线LO附近形成弯曲部P103。在这种情况下，有时刚挠性电路板100由于振动、摇动等而被壳体5001按压。此时，当没有凸部PlOl、P102时，如图45的箭头XlO所示，壳体5001能够自由地移动到与F-R交界面Fl或者F2抵接。在这种状态下，当由于振动等而向X2侧的力被施加到壳体5001时，挠性电路板130的弯曲部P103被壳体5001向X2侧按压。并且，当挠性电路板130的弯曲部P103进一步被按压到F-R交界面Fl或者F2附近时，在F-R连接部中产生较大应力，担心断线等。另外，当存在凸部PlOl、P102时，如图45的箭头Xll所示，壳体5001的移动被凸部PlOl的顶面Fll或者凸部P102的顶面F12限制。因此，壳体5001不会更多压入挠性电路板130的弯曲部P103。因而，在F-R连接部中不容易产生应力。其结果，能够抑制F-R连接部中的断线等。凸部P101、P102的突出量D21例如为Imm左右。挠性电路板130的弯曲部P103 的突出量D22例如为2 3mm左右。S卩，在本例中，D22大于D21 (D21 < D22)。但是，并不限于此，例如，如图46所示，也可以D22小于D21 (D22 < D21)。这样一来，壳体5001也不容易与挠性电路板130的弯曲部P103接触。凸部P101、P102的数量、形状以及配置等是任意的。例如，如图47A所示，也可以在刚性部Iio和120中的一个、例如仅在刚性部120上形成一个凸部P102。另外，例如，如图47B所示，凸部PlOl和P102的平面形状也可以呈梯形形状。如图47B的例子所示，也可以在挠性电路板130的Yl侧形成凸部P101，在挠性电路板130的Y2侧形成凸部P102。刚性部110或者120也可以具有层数相互不同的多个区域。例如，如图48A、图 48B(图48A的A-A剖视图)所示，刚性部110也可以具有九层的区域RlOl和六层的区域 R102。例如进行遮掩等而无法层叠规定层数以上，由此能够形成层数少于区域RlOl的区域 R102。但是，并不限于此，也可以在层叠后切削不需要的层来调整层数。刚性部110和120中的至少一个也可以具有三个以上的层数相互不同的区域。例如，如图49A所示，刚性部110也可以具有层数相互不同的三个区域RlOl R103。刚性部110和120这两者也可以具有层数相互不同的多个区域。例如，如图49B 所示，刚性部110也可以具有层数相互不同的三个区域RlOl R103，刚性部120也可以具有层数相互不同的两个区域R104和R105。此外，在图48A 图49B中，区域RlOl R105分别具有与其它区域不同的层数。 当从层数较多的区域开始排列区域RlOl R105时，例如成为区域R101、区域R102、区域 R103、区域R104、区域R105(区域RlOl >区域R102 >区域R103 >区域R104 >区域R105)。挠性电路板130的数量是任意的。如图50以及图51所示，例如为了提高挠性部 RlOO的弯曲性，在绝缘层10a、20a、30a的层叠方向(Z方向)上分开地配置多个挠性电路板是有效的。在图50的例子中，刚挠性电路板100具有两套与挠性电路板130相连接的芯部 (基板10及其两侧的绝缘层20a、30a等)。两套芯部经由连接层5002相连接。并且，在层叠方向(Z方向)上分开地配置多个挠性电路板130。连接层5002的材料例如与上述层间绝缘层(绝缘层40a等)相同。例如通过使半固化浸胶物固化来形成连接层5002。 另外，例如，如图51所示，也可以是具有两个单面挠性电路板、挠性电路板6001以及挠性电路板6002的刚挠性电路板100。挠性电路板6001具有挠性基板6001a、布线层 6001b、内侧覆盖层6001c、屏蔽层6001d以及外侧覆盖层6001e。屏蔽层6001d形成于布线层6001b的上层。因此，由屏蔽层6001d遮蔽向布线层6001b的电子噪声等。另一方面，挠性电路板6002具有挠性基板6002a、布线层6002b、内侧覆盖层6002c、屏蔽层6002d以及外侧覆盖层6002e。屏蔽层6002d形成于布线层6002b的上层。因此，由屏蔽层6002d遮蔽向布线层6002b的电子噪声等。各构成构件的材料等例如与图3所示的挠性电路板130相同。在图51的例子中，挠性电路板6001在第一面侧具有布线层6001b，挠性电路板 6002在第二面侧具有布线层6002b。并且，挠性电路板6001的第二面侧与挠性电路板6002 的第一面侧经由接合片6003而进行物理连接。在挠性电路板6001与挠性电路板6002之间形成被接合片6003密闭的空间R60。空间R60的形状例如为长方体。但是，并不限于此， 空间R60的形状、数量、配置等是任意的(参照后述的图56A 图56C)。布线层21经由绝缘层20a中的连接导体22与挠性电路板6001的第一面侧的导体图案(布线层6001b)电连接。另外，布线层31经由绝缘层30a中的连接导体32与挠性电路板6002的第二面侧的导体图案(布线层6002b)电连接。连接导体22、32是填充到形成于绝缘层20a、30a中的孔22a、32a内的导体、即填充导体。在连接导体22、32为填充导体的情况下，挠性电路板6001、6002的导体图案(布线层6001b、6002b)与刚性部110、120 的导体图案(布线层21、31)更牢固地进行连接。下面，说明图51所示的刚挠性电路板100的制造方法。首先，示出对挠性电路板 6001与挠性电路板6002进行结合的方法的两个例子。如图52A所示，在第一例子中，准备挠性电路板6001和6002。这些挠性电路板 6001和6002的制造方法例如与上述实施方式2的挠性电路板130相同。如图52B所示，接着利用接合片6003来连接挠性电路板6001与挠性电路板6002。 在接合片6003上预先形成与空间R60的形状相对应的孔。另一方面，如图53A所示，在第二例子中，准备挠性基板6001a和6002a以及接合片6003，如图53B所示，利用接合片6003来结合挠性基板6001a与挠性基板6002a。之后， 例如使用与上述实施方式2的挠性电路板130相同的方法来制造挠性电路板6001和6002。如图54A所示，也能够通过上述第一例子和第二例子中的任一方法来制造挠性电路板6001与挠性电路板6002的结合体。之后，例如进行与图11 图22的工序相同的工序。由此，在挠性电路板6001、6002的两端部中，连接导体14与布线层6001b相连接，连接导体34与布线层6002b相连接。另外，形成积层、挠性部RlOO等。其结果，完成图51所示的刚挠性电路板100。在挠性电路板6001与挠性电路板6002之间配置空间R60，由此提高挠性部RlOO 的弯曲性。而且，图51的例子中的挠性部RlOO由两个单面布线板(挠性电路板6001和 6002)构成。因而，挠性部RlOO也比结合了双面布线板的情况变薄。其结果，提高挠性部 RlOO的弯曲性。为了提高弯曲性，优选空间R60的高度D30(图54A)为2mm以下。空间R60的高度D30与接合片6003的厚度相对应。例如能够将空气等气体封入到空间R60内。但是，在制造工序等中存在热循环的情况下，空间R60的气体反复膨胀和收缩，因此有可能产生刚挠性电路板100的性能恶化。 因此，例如优选减压来去除空间R60的空气。另外，如图54B所示，也可以通过将填充材料 6004(例如凝胶等)填充到空间R60，挤出空间R60的空气。
也可以将挠性电路板6001和6002中的一个的导体图案、例如，如图55所示那样将挠性电路板6001的布线层6001b形成为整面导体图案(例如整面铜图案)，省略屏蔽层 6001d和外侧覆盖层6001e。由此挠性部进一步变薄，进一步提高挠性部RlOO的弯曲性。在图53A、图53B所示的制造方法中，仅在单面形成布线图案的情况下，在两面形成导体层之后，利用抗蚀剂对布线层6001b侧的导体层整个进行遮掩，例如通过光刻技术对布线层6002b侧的导体层进行图案形成。由此，能够将布线层6002b形成为布线图案，将布线层6001b形成为全面导体图案。例如，如图56A所示，优选将空间R60配置在挠性部RlOO的整个区域。但是，并不限于此，也可以根据应力分析等，集中到需要的部位来设置空间R60。空间R60的数量并不限于一个，也可以是多个。即，例如，如图56B所示，可以形成两个空间R60，例如，如图56C 所示，也可以形成多个空间R60。空间R60的形状并不限于长方体，例如，如图56C所示，也可以是圆柱等形状。空间R60的形状、数量、配置等基本上是任意的。如图57所示，也可以在挠性基板131上形成通孔131c。通孔131c贯通挠性基板 131。另外，以贯通绝缘层20a、10a、30a的方式形成通孔13a。形成于绝缘层20a上的导体图案(布线层21)与形成于绝缘层30a上的导体图案(布线层31)经由通孔13a内的导体 (连接导体13)相连接。通过这种结构，不经由挠性电路板130而能够将刚性部110、120的布线层21、布线层31电连接。布线层21经由绝缘层20a中的连接导体22与布线层132电连接。连接导体22 是填充到形成于绝缘层20a中的孔22a内的导体、即填充导体。布线层31经由绝缘层30a 中的连接导体32与布线层133(第二导体)电连接。连接导体32是填充到形成于绝缘层 30a中的孔32a内的导体、即填充导体。在连接导体22、32为填充导体的情况下，挠性电路板130的导体图案(布线层132、133)与刚性部110、120的导体图案(布线层21、31)更牢固地进行连接。在图58A中放大表示挠性电路板130。并且，在图58B中放大表示图58A中的区域 R3。在图58B的例子中，导体131d被填充到通孔131c中。对通孔131c的壁面例如实施黑化还原等表面处理。通过这种表面处理，通孔131c与导体131d的接合面积增加，两者的连接可靠性提高。形成于挠性基板131的第一面侧的布线层132 (第一导体)与形成于挠性基板131的第二面侧的布线层133 (第二导体)经由形成于挠性基板131的通孔131c 内的导体(导体131d)电连接。另外，布线层132的厚度与布线层133的厚度大致相同。在挠性基板131的第一面和第二面上分别从下层向上层依次层叠铜箔3001或者 3002、无电解镀层3003以及电解镀层3004。由此，布线层132包括铜箔3001、无电解镀层 3003以及电解镀层3004这三层导体层。另外，布线层133包括铜箔3002、无电解镀层3003 以及电解镀层3004这三层导体层。在这种三层结构的情况下，铜箔3001、3002与挠性基板 131进行粘接，在铜箔3001、3002上层叠无电解镀层3003和电解镀层3004。因此挠性基板 131及其两面的布线层132、133被牢固地粘接。导体131d由无电解镀层3003以及电解镀层3004构成。 挠性基板131例如由聚酰亚胺构成。布线层132、133、无电解镀层3003以及电解镀层3004例如由铜构成。布线层132、通孔131c内的导体131d以及布线层133从挠性基板131的第一面侧至第二面侧连续。布线层132与布线层133利用导体131d中继。由此，在挠性基板131内形成将布线层132与布线层133连接的柱(导体131d)。布线层132、133利用该柱的销固定效果而被固定，由此形成于具有挠性的挠性基板131的表面和背面的布线层132、133的稳定性提高。另外，其结果，F-R连接部的位置稳定性以及连接可靠性提高。 如图59A所示，代替连接导体(导体131d)而也可以使用保形导体(导体131e) 来实现与上述相同的结构。在图59A的例子中，在通孔131c的壁面形成有导体131e。导体131e由无电解镀层3003和电解镀层3004构成。在这种情况下，例如将树脂131f填充到导体131e内侧。例如通过内侧覆盖层134或者135的材料流入到通孔131c来填充树脂 131f0如图59B所示，只要得到电解镀层3004与挠性基板131的密合性，则也可以省略无电解镀层3003。另外，同样地，如果不需要，则也可以省略铜箔3001、3002。在提高布线层132或者133的粘接性方面，优选布线层132或者133整体形成为上述那样的铜箔3001或者3002、无电解镀层3003以及电解镀层3004这三层结构。但是，并不限于此，例如，如图60所示，也可以布线层132或者133的仅一部分形成上述三层结构。 在图60的例子中，布线层132、133在通孔131c附近形成铜箔3001或者3002、无电解镀层 3005a以及电解镀层3005b这三层结构的导体层。在其它部分中，布线层132、133分别由铜箔3001、3002这一层构成。例如，如图61A所示，优选导体131d或者131e被配置在刚性部110与刚性部120 的中间。但是，如图61B所示，也可以靠近刚性部110、120中的任一个来配置导体131d或者131e。如图61A、图61B所示，优选将导体131d或者131e配置在挠性部RlOO中。但是， 并不限于此，也可以将导体131d或者131e配置于F-R交界面Fl的刚性部110侧或者F-R 交界面F2的刚性部120侧。导体131d或者131e的数量是任意的。例如，如图62所示，也可以是具有多个(例如两个)导体131d的挠性电路板130。另外，同样地，也可以是具有多个(例如两个)导体 13Ie的挠性电路板130。如图63所示，有时利用粘接剂135c将内侧覆盖层134、135粘接到挠性基板131。 在这种情况下，在粘接内侧覆盖层134、135时，优选粘接剂135c被填充到通孔131c内。由此，省略用于对通孔131c内填充树脂的其它工序，能够使工序简单化。下面，说明图57 图58B所示的挠性电路板130的制造方法。首先，与上述图IOA的工序同样地准备双面覆铜层叠板(初始材料)。然后，如图 64A所示，例如利用激光，在双面覆铜层叠板上形成通孔131c。如图64B所示，接着例如通过铜的板面镀处理来形成镀层3005。详细地说，依次进行无电解镀处理和电解镀处理来形成由无电解镀层3003和电解镀层3004 (参照图58B)构成的镀层3005。此时，为了提高镀层的密合性，根据需要也可以进行表面处理等。此外，在制造图59A所示的挠性电路板130的情况下，通过无电解镀处理和电解镀处理，仅在通孔131c的壁面形成镀层3005。另外，在制造图59B所示的挠性电路板130的情况下，通过电解镀处理来形成由电解镀层3004构成的镀层3005。如图64C所示，接着，例如通过光刻技术来对挠性基板131两面的导体层进行图案形成。由此，形成布线层132和133。
之后，例如用与上述实施方式2的挠性电路板130相同的方法来形成内侧覆盖层 134、135、屏蔽层136、137以及外侧覆盖层138、139。由此，完成挠性电路板130。挠性电路板130的方式基本上是任意的。例如，如图65A 图65C所示，也可以局部扩大挠性电路板130的宽度。
在图65A的例子中，在刚性部110或者120与挠性部RlOO之间的交界(F-R交界面Fl或者F2)中将挠性电路板130的区域分成两个区域时，刚性部110或者120侧的区域 (挠性电路板130进入到刚性部110或者120的部分)的宽度D41大于挠性部RlOO侧的区域的宽度D42(D41 > D42)。由此，挠性电路板130与刚性部110或者120的结合面积变大。 其结果，F-R连接部的连接可靠性提高。此外，在宽度D41或者D42不恒定的情况下(例如参照图65B、图65C)，通过比较两者的平均值，能够判断哪个更大。另外，如图65B所示，挠性电路板130的宽度也可以在刚性部110或者120与挠性电路板130重叠结合而成的区域RlO (也可以参照图4)内扩大。在本例中，区域RlO的宽度D43大于挠性部RlOO的宽度D42 (D43 > D42)。在这种结构中，也与图65A的例子同样地 F-R连接部的连接可靠性提高。另外，如图65C所示，挠性电路板130的宽度也可以在刚性部110或者120与挠性部RlOO之间的交界(F-R交界面F 1或者F2)附近扩大。在本例中，在交界附近，挠性电路板130的宽度从D44向D45扩大(D45 > D44)。在这种结构中，也与图65A的例子同样地 F-R连接部的连接可靠性提高。刚挠性电路板100也可以具有电子零件，形成电子器件。也可以是内置电子零件的刚挠性电路板100。例如，如图66所示，也可以将电子零件5003内置到刚性部110、120。在图66的例子中内置有两个电子零件5003，但是电子零件的数量是任意的。例如刚性部110或者120也可以内置有两个以上的电子零件。另外， 也可以刚性部110、120中的仅一个内置有电子零件。根据内置有电子零件的刚挠性电路板 100，能够实现电子器件的高功能化。另外，例如，如图67所示，也可以在刚性部110、120的表面安装有电子零件5004。 在图67的例子中，安装有两个电子零件5004，但是电子零件的数量是任意的。例如在刚性部110或者120中也可以安装两个以上的电子零件。另外，也可以在刚性部110、120中的仅一个安装电子零件。刚性部的数量是任意的。例如，如图68所示，也可以将本发明应用于以下结构、所谓悬臂结构中，该结构为挠性电路板130的仅一端(仅单端)与刚性部110相连接而另一端没有进行连接的结构。在悬臂结构中，挠性电路板130从刚性部110呈尾翼地突出。另夕卜，也可以使挠性电路板130分支等来连接三个以上的刚性部。例如，如图69所示，基板10(刚挠性电路板100的芯基板)也可以仅由绝缘层 IOa(绝缘基板)构成。在制造这种刚挠性电路板100的情况下，能够省略形成布线层11、 12的工序。其结果，能够实现制造成本的减小。关于其它点，在不脱离本发明的主旨的范围内也能够对刚性部110、120以及挠性电路板130等的结构及其构成要素的种类、性能、尺寸、材质、形状、层数或者配置等任意地进行变更。刚性部110、120以及挠性电路板130的层数是任意的。例如为了实现高功能化等，也可以设为更多层的布线板。或者也可以设为更少层(例如由一层芯部与一层积层部构成的两层)的布线板。另外，芯部的各面(第一面、第二面)中的层数也可以不同。并且，也可以仅在芯部的单面上形成(层叠)层(布线层、绝缘层)。各布线层的材料并不限于上述材料，能够根据用途等来变更。例如布线层的材料也可以使用铜以外的金属。另外，各绝缘层的材料也是任意的。但是，构成绝缘层的树脂优选热固 性树脂或者热塑性树脂。作为热固性树脂除了使用上述环氧树脂以外例如还能够使用酰亚胺树脂(聚酰亚胺)、BT树脂、烯丙基化苯醚树脂(A-PPE树脂)以及芳族聚酰胺树脂等。另外，作为热塑性树脂例如能够使用液晶聚合物(LCP)、PEEK树脂以及PTFE树脂(氟树脂)等。例如基于绝缘性、介质特性、耐热性或者机械特性等观点，最好根据需要来选择这些材料。另外，作为添加剂，能够在上述树脂中含有固化剂、稳定剂、填料等。另外，各布线层和各绝缘层也可以由多个层构成，该多个层由异种材料构成。在积层部中在孔内形成的导体可以是连接导体，也可以是保形导体。但是，优选使用连接导体以确保布线空间。上述实施方式的工序并不限于图7的流程图所示的顺序、内容，在不脱离本发明的主旨的范围内能够任意地变更顺序、内容。另外，根据用途等，也可以省略不需要的工序。例如各种导体图案的形成方法是任意的。也可以通过板面镀处理法、图形电镀 (pattern plating)、全添加法、半添加(SAP)法、减去法以及压凹法中的任一个或者任意组合它们中的两个以上的方法来形成导体图案。能够对上述实施方式1 4、其它例等进行组合。例如能够对图31A 图32C所示的布线层的结构、图33 图35所示的绝缘层的结构、图36 图43B所示的F-R连接部的结构以及图44 图69示出的其它结构任意地进行组合。另外，还能够将这些结构应用于实施方式1 4中的任一个中。并且，也可以按照每个F-R连接部来采用不同的结构。以上，说明了本发明的实施方式，但是应该理解为由于设计上的方便或者其它原因所需的各种修改、组合被包括在“权利要求”所记载的发明、与“发明的实施方式”所记载的具体例相对应的发明的范围内。产业上的可利用性本发明的刚挠性电路板适合于电子器件的电路基板。另外，本发明的刚挠性电路板的制造方法适合于电子器件的电路基板的制造。
权利要求
1.一种刚挠性电路板，其特征在于，其包括 绝缘基板；挠性电路板，其被配置于上述绝缘基板的侧方；以及绝缘层，其被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，上述绝缘层上的导体比位于上述绝缘层上的上述导体的上层侧的导体、位于上述绝缘层上的上述导体的下层侧的导体以及上述挠性电路板所包含的导体中的至少一种导体厚。
2.根据权利要求1所述的刚挠性电路板，其特征在于，上述绝缘层上的上述导体与比上述绝缘层上的上述导体薄的上述导体包含金属箔， 上述绝缘层上的上述导体所包含的上述金属箔的厚度大于比上述绝缘层上的上述导体薄的上述导体所包含的上述金属箔的厚度。
3.根据权利要求2所述的刚挠性电路板，其特征在于，上述绝缘层上的上述导体与比上述绝缘层上的上述导体薄的上述导体除了包含金属箔以外还包含镀层，上述绝缘层上的上述导体所包含的上述镀层的厚度与比上述绝缘层上的上述导体薄的上述导体所包含的上述镀层的厚度大致相同。
4.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述绝缘层上的上述导体比上述绝缘基板上的导体厚。
5.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的上述导体比位于上述绝缘层上的上述导体的上层侧的导体厚。
6.根据权利要求5所述的刚挠性电路板，其特征在于，上述绝缘层上的上述导体比上述刚挠性电路板的刚性部的最外层的导体厚。
7.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述绝缘层上的上述导体比上述挠性电路板所包含的上述导体厚。
8.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述绝缘层上的上述导体比上述绝缘基板上的任一导体厚。
9.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述绝缘层上的上述导体比包括上述挠性电路板的导体在内的所有导体厚。
10.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述绝缘层上的上述导体比上述挠性电路板所包含的上述导体薄。
11.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述绝缘层上的上述导体比上述绝缘基板上的上述导体厚，上述绝缘基板上的上述导体的厚度与位于上述绝缘层上的上述导体的上层侧的至少一种导体的厚度大致相同。
12.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述绝缘层上的导体比上述刚挠性电路板的刚性部的最外层的导体厚，上述最外层的导体比位于上述最外层的导体的下层侧且位于上述绝缘层上的上述导体的上层侧的导体厚。
13.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体的厚度方向的位置与上述挠性电路板的导体的厚度方向的位置相互错开。
14.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，在上述绝缘层中形成有第一连接导体和第二连接导体，上述第一连接导体将上述绝缘层上的导体与上述挠性电路板的导体电连接，上述第二连接导体将层间电连接，上述第一连接导体的厚度方向的尺寸比上述第二连接导体的厚度方向的尺寸大。
15.根据权利要求1 3中的任一项所述的刚性电路板，其特征在于， 上述绝缘基板和上述绝缘层中的至少一方含有无机材料。
16.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述刚挠性电路板具有配置在上述绝缘层上的其它绝缘层，上述绝缘层和上述其它绝缘层具有越接近上述挠性电路板的所暴露的上述部分越薄的部分。
17.根据权利要求16所述的刚挠性电路板，其特征在于， 上述绝缘层和上述其它绝缘层的上述变薄部分呈台阶状变薄。
18.根据权利要求16所述的刚挠性电路板，其特征在于， 上述绝缘层和上述其它绝缘层的上述变薄部分连续地变薄。
19.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体经由形成于上述绝缘层中的孔内的镀层相互电连接。
20.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体经由仅贯通上述绝缘层的孔内的导体相互电连接。
21.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体经由仅贯通上述绝缘层的孔内的镀层相互电连接。
22.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 具有多个上述挠性电路板，在厚度方向上相互分开地配置上述多个挠性电路板。
23.根据权利要求22所述的刚挠性电路板，其特征在于，上述绝缘层上的上述导体经由形成于上述绝缘层中的孔内的导体与上述挠性电路板的导体电连接，形成于上述绝缘层中的上述孔内的上述导体为填充到上述孔内的导体。
24.根据权利要求22所述的刚挠性电路板，其特征在于， 上述多个挠性电路板经由接合片相连接。
25.根据权利要求22所述的刚挠性电路板，其特征在于，在上述多个挠性电路板所包含的至少一个挠性电路板的导体图案的上层形成有屏蔽层。
26.根据权利要求22所述的刚挠性电路板，其特征在于， 上述多个挠性电路板的至少一个具有整面导体图案。
27.根据权利要求22所述的刚挠性电路板，其特征在于， 上述多个挠性电路板之间的空间被减压。
28.根据权利要求22所述的刚挠性电路板，其特征在于， 在上述多个挠性电路板之间的空间中填充有填充材料。
29.根据权利要求22所述的刚挠性电路板，其特征在于，上述刚挠性电路板具有其它绝缘层，该其它绝缘层在与上述绝缘层相反的一侧被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，上述绝缘层上的导体经由形成于上述绝缘层中的孔内的上述导体与上述挠性电路板的导体电连接，上述其它绝缘层上的导体经由形成于上述其它绝缘层中的孔内的导体与上述挠性电路板的导体电连接。
30.根据权利要求29所述的刚挠性电路板，其特征在于， 上述多个挠性电路板经由接合片相连接。
31.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板包括挠性基板；第一导体，其形成于上述挠性基板的一主面；以及第二导体，其形成于上述挠性基板的另一主面，上述第一导体与上述第二导体经由形成于上述挠性基板中的通孔内的导体电连接。
32.根据权利要求31所述的刚挠性电路板，其特征在于，上述第一导体的至少一部分是将金属箔、无电解镀层以及电解镀层层叠而成的三层导体层，并且/或者上述第二导体的至少一部分是将金属箔、无电解镀层以及电解镀层层叠而成的三层导体层。
33.根据权利要求32所述的刚挠性电路板，其特征在于，上述第一导体整体是将金属箔、无电解镀层以及电解镀层层叠而成的三层导体层，并且/或者上述第二导体整体是将金属箔、无电解镀层以及电解镀层层叠而成的三层导体层。
34.根据权利要求31所述的刚挠性电路板，其特征在于， 在上述挠性基板上利用粘接剂粘接有覆盖层，在上述通孔内填充有上述覆盖层的上述粘接剂。
35.根据权利要求31所述的刚挠性电路板，其特征在于， 对上述通孔的壁面实施表面处理。
36.根据权利要求31所述的刚挠性电路板，其特征在于，上述刚挠性电路板具有其它绝缘层，该其它绝缘层在与上述绝缘层相反的一侧被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，以贯通上述绝缘基板、上述绝缘层以及上述其它绝缘层的方式形成其它通孔， 形成于上述绝缘层上的导体与形成于上述其它绝缘层上的导体经由上述其它通孔内的导体相连接。
37.根据权利要求31所述的刚挠性电路板，其特征在于，上述刚挠性电路板具有其它绝缘层，该其它绝缘层在与上述绝缘层相反的一侧被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，上述绝缘层上的导体经由形成于上述绝缘层中的孔内的上述导体与上述挠性电路板的导体电连接，上述其它绝缘层上的导体经由形成于上述其它绝缘层中的孔内的导体与上述挠性电路板的导体电连接。
38.根据权利要求31所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体经由被填充到形成于上述绝缘层中的孔内的导体相互电连接。
39.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述刚挠性电路板的刚性部具有凸部，该凸部从上述挠性电路板的所暴露的上述部分与上述绝缘层之间的交界面突出。
40.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，以贯通上述绝缘层和上述挠性电路板的方式形成通孔，上述绝缘层上的导体与上述挠性电路板的导体利用上述通孔内的导体相连接。
41.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体经由形成于上述绝缘层中的孔内的导体与上述挠性电路板的导体电连接，形成于上述绝缘层中的上述孔内的上述导体由导电性糊剂构成。
42.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述刚挠性电路板的刚性部具有层数相互不同的多个区域。
43.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述刚挠性电路板内置有电子零件，形成电子器件。
44.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述刚挠性电路板的表面安装有电子零件，形成电子器件。
45.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的仅一侧与上述刚挠性电路板的刚性部相连接。
46.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的宽度在上述挠性电路板的所暴露的上述部分与上述绝缘层之间的交界附近扩大。
47.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的宽度在上述绝缘层与上述挠性电路板重叠地结合的区域内扩大。
48.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的导体图案呈扇状散开。
49.一种刚挠性电路板的制造方法，其特征在于，包括以下工序在绝缘基板与挠性电路板之间的交界部上配置绝缘层，以从上述绝缘层使上述挠性电路板的至少一部分暴露的方式配置上述绝缘基板、上述挠性电路板以及上述绝缘层； 在上述挠性电路板上配置隔板； 至少在上述绝缘层上和上述隔板上配置金属箔；对上述所配置的上述绝缘基 板、上述挠性电路板、上述绝缘层、上述隔板以及上述金属箔进行加压；将上述绝缘层上的导体形成为比位于上述绝缘层上的上述导体的上层侧的导体、位于上述绝缘层上的上述导体的下层侧的导体以及上述挠性电路板所包含的导体中的至少一种导体厚。
全文摘要
本发明提供一种刚挠性电路板及其制造方法，刚挠性电路板(100)包括绝缘基板(10a)；挠性电路板(130)，其被配置于上述绝缘基板(10a)的侧方；以及绝缘层(20a、30a)，其被配置于上述绝缘基板(10a)与上述挠性电路板(130)之间的交界部(R0)上，使上述挠性电路板(130)的至少一部分(R100)暴露。并且，上述绝缘层(20a、30a)上的导体(21、31)比位于上述绝缘层上的上述导体(21、31)的上层侧的导体(41、51)、位于上述绝缘层上的上述导体(21、31)的下层侧的导体(11、12)以及上述挠性电路板(130)所包含的导体中的至少一种导体厚。
文档编号H05K1/14GK102159026SQ20111002075
公开日2011年8月17日 申请日期2011年1月11日 优先权日2010年2月12日
发明者长沼伸幸, 青山雅一, 高桥通昌 申请人:揖斐电株式会社