专利名称：具耦合线路的封装基板构造的制作方法
技术领域：
本发明是有关于一种封装基板构造，特别是有关于一种具稱合线路的封装基板构造。
背景技术：
在印刷电路板及封装基板上，信号线路电性连接二介面、二元件或二端点之间，其线宽需保持一致，以使信号在线路之间传递时，特性阻抗(characteristic impedance)能保持不变，尤其是在高速及高频的信号传递上，二端点之间更需要通过良好的阻抗匹配所造成的反射，降低信号传递所介入的损耗(insertion loss)，且相对提高信号传递时返回损耗(return loss),以避免影响讯号传递的品质。一般信号传输结构，包含一参考平面及二导线，所述导线相间隔且线宽一致，所述参考平面可为电源平面(power plane)或接地平面(ground plane),其与所述导线之间以一介电层电性隔绝，使所述参考平面与所述导线不为共面。当信号经过导线时，较容易因参考平面瑕疵所产生的孔隙或因无参考平面，而造成高阻抗的变异效应，使所述导线阻抗不匹配的情况增加，另外，二导线之间的差动信号也会产生电流回流路径与电场改变，使差动电气之特征阻抗改变，造成信号的反射现象，影响信号传递的品质。如上所述，为了使所述导线阻抗匹配而维持信号传递的品质，不仅要匹配二导线的线宽W、线距S，线高T及介电层的厚度d，更要注意参考平面存在与否及是否有瑕疵孔隙产生，应用在印刷电路板及封装基板的配置线路上相当不便，故，有必要提供一种可避免阻抗匹配问题的封装基板构造，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种具耦合线路的封装基板构造，以解决现有技术须克服阻抗匹配的问题。本发明的主要目的在于提供一种具耦合线路的封装基板构造，其可以利用二差分线路在同层耦合及二差分线路在相邻层耦合而实现混合式差动设计，而不需要调整阻抗匹配，可维持较佳的电气特性。本发明的次要目的在于提供一种具耦合线路的封装基板构造，其可以利用二差分线路在同层耦合及二差分线路在相邻层耦合，不需要因阻抗匹配而设计对称线路，进而使布线不受空间影响，线路设计的弹性大。为达成本发明的前述目的，本发明一实施例提供一种具耦合线路的封装基板构造，其中所述封装基板构造包含一介电层，多个上层线路单元，多个下层线路单元及多个导电孔，所述介电层具有一上表面及一下表 面，所述上层线路单元设置于所述介电层的上表面并依序间隔排列，每一上层线路单元具有一上层耦合段；至少一同层耦合段，自所述上层耦合段的至少一端延伸而成；及至少一上层接点，形成于所述至少一同层耦合段的一端缘，每一上层线路单元的同层耦合段与另一上层线路单元的同层耦合段相邻且彼此平行设置；所述下层线路单元设置于所述介电层的下表面并依序间隔排列，每一下层线路单元具有一下层耦合段，与所述上层耦合段彼此上下对位；至少一下连接段，自所述下层耦合段的至少一端延伸而成；及至少一下层接点，形成于所述至少一下连接段的一端缘，所述下层接点与对应的上层接点电性连接；所述导电孔形成在所述介电层内，所述下层接点通过所述导电孔与所述上层接点电性连接。再者，本发明另一实施例提供一种具耦合线路的封装基板构造，其中所述具耦合线路的封装基板构造包含一介电层，多个上层线路单元，多个下层线路单元及多个导电孔，所述介电层具有一上表面及一下表面；所述上层线路单元设置于所述介电层的上表面并依序间隔排列，每一上层线路单元具有一上层耦合段；两同层耦合段，分别自所述上层耦合段的两端延伸而成；及两上层接点，分别形成于所述两同层耦合段的一端缘，每一上层线路单元的同层耦合段与另一上层线路单元的同层耦合段相邻且彼此平行设置；所述下层线路单元设置于所述介电层的下表面并依序间隔排列，每一下层线路单元具有一下层耦合段，与所述上层耦合段彼此上下对位；两下连接段，分别自所述下层耦合段的两端延伸而成；及两下层接点，分别形成于所述两下连接段的一端缘，所述下层接点与对应的上层接点电性连接；所述导电孔形成在所述介电层内，所述下层接点通过所述导电孔与所述上层接点电性连接。为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下
图1是本发明一实施例具耦合线路的封装基板构造的立体透视图。图2是本发明一实施例具耦合线路的封装基板构造的上视图。图3是本发明另一实施例具耦`合线路的封装基板构造的立体透视图。图4是本发明另一实施例具耦合线路的封装基板构造的上视图。
具体实施例方式以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。请参照图1及2所示，本发明一实施例的具耦合线路的封装基板构造100主要包含一介电层I，多个上层线路单元2，多个下层线路单元3及多个导电孔10，所述介电层I为绝缘树脂层，所述上层线路单元2及下层线路单元3例如为铜箔层，其中所述上层线路单元2、介电层I及下层线路单元3依序堆叠成封装等级的有机印刷电路板，本发明将于下文逐一详细说明本实施例上述各元件的细部构造、组装关系及其运作原理。请参照图1所示，所述介电层I例如为由环氧树脂与玻璃纤维复合而成的绝缘树脂层，所述介电层I具有一上表面11及一下表面12，所述导电孔10间隔形成在所述介电层内，且由所述上表面11贯穿至所述下表面12。请参照图1及图2所示，所述上层线路单元2设置于所述介电层I的上表面11并依序间隔排列，每一上层线路单元2具有一上层耦合段21，二同层耦合段22，二上层接点23及二上连接段24，其中所述两同层耦合段22分别自所述上层耦合段21的两端向外延伸，所述两上层接点23分别形成于所述同层耦合段22远离所述上层耦合段21的端缘，每一上层线路单元2的两同层耦合段22分别与另两上层线路单元的同层耦合段22’、22’相邻且彼此平行设置，因此可减少线路于介电层I的使用面积且特性阻抗亦可维持不变。再者，每一上连接段24连接在相应的上层耦合段21及同层耦合段22之间，所述上连接段24的宽度由连接所述同层耦合段22的一端往连接所述上层耦合段21的另一端渐缩，且所述同层耦合段22的宽度(例如2. 5mm)大于所述上层耦合段21的宽度(例如0. 75mm)。请参照图1及图2所示，所述下层线路单元3设置于所述介电层I的下表面12并依序间隔排列，每一下层线路单元3具有一下层耦合段31，二下连接段32及二下层接点33，所述下层耦合段31与所述上层耦合段21彼此上下对位，所述二下连接段32分别自所述下层耦合段31的两端向外延伸，所述两下层接点33分别形成于所述下连接段32远离所述下层耦合段31的端缘，所述下层接点33通过所述导电孔10与对应的上层接点23’电性连接，所述下连接段32的宽度由连接所述下层接点33的一端往连接所述下层耦合段31的另一端渐缩。·续参照图1及图2所示，每一同层耦合段22具有一朝内的第一侧缘221，及一朝外的第二侧缘222，每一同层耦合段22的第一侧缘221与另一同层耦合段22’的第一侧缘221’相面对而形成一同层耦合关系；同时，所述上层耦合段21及下层耦合段31间隔所述介电层I而上下相邻且相对位，进而形成一相邻层耦合关系。另外，如图2所示，所述上层耦合段21可以具有一上弯折点，及所述下层耦合段31可以对应具有一下弯折点。值得注意的是，包含所述下弯折点的下层线路单元3可以分别通过两个下层接点33及两个导电孔10不交替地连接在两个位于同侧(例如皆位于图2上层耦合段21的左下侧)的所述同层耦合段22。
·
一般的差分传输，也就是在电路板的同一层面上，差分走线必须等长，等宽，紧密靠近，具有抗干扰能力强，有效抑制电磁干扰(EMI)，时序定位准确等优点。而根据本实施例，通过所述同层耦合段22的同层耦合关系，及所述上层耦合段21及下层耦合段31的相邻层耦合关系，不仅能达到上述优点，相邻层差分传输的设计，可使上层线路与下层线路互为参考平面，更容易控制差走分线的阻抗，降低两同层线路之间的互感和互容所引起的串扰，进而提闻"[目号传递的品质。请参照图3及4所示，本发明另一实施例的具耦合线路的具耦合线路的封装基板构造100相似于本发明图1实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于每一同层耦合段22具有一朝内的第一侧缘221，及一朝外的第二侧缘222，其中一所述同层耦合段22的第一侧缘221与另一相邻的所述同层耦合段22’的第二侧缘222’相面对而形成一同层耦合关系；同时，所述上层耦合段21及下层耦合段31间隔所述介电层I而上下相邻且相对位，进而形成一相邻层耦合关系。另外，如图4所示，所述上层耦合段21可以具有一上弯折点，及所述下层耦合段31可以对应具有一下弯折点。值得注意的是，包含所述下弯折点的下层线路单元3可以分别通过两个下层接点33及两个导电孔10交替地连接在两个位于不同侧(例如分别靠近图4上层耦合段21的左侧及右侧)的所述同层耦合段22。
根据本实施例，相邻层差分传输的设计，不仅使上层线路与下层线路互为参考平面而降低两同层线路之间的互感和互容所引起的串扰，所述下层耦合段31交替连接在两个不同侧的同层耦合段22，其更可进一步减轻高频信号损失，进而稳定信号传递的品质。本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设 置均包括于本发明的范围内。
权利要求
1.一种具耦合线路的封装基板构造，其特征在于所述封装基板构造包含一介电层，具有一上表面及一下表面； 多个上层线路单元，所述上层线路单元设置于所述介电层的上表面并依序间隔排列，每一上层线路单元具有一上层耦合段；至少一同层耦合段，自所述上层耦合段的至少一端延伸而成；及至少一上层接点，形成于所述至少一同层耦合段的一端缘，每一上层线路单元的同层耦合段与另一上层线路单元的同层耦合段相邻且彼此平行设置； 多个下层线路单元，设置于所述介电层的下表面并依序间隔排列，每一下层线路单元具有一下层耦合段，与所述上层耦合段彼此上下对位；至少一下连接段，自所述下层耦合段的至少一端延伸而成；及至少一下层接点，形成于所述至少一下连接段的一端缘，所述下层接点与对应的上层接点电性连接；及 多个导电孔，形成在所述介电层内，所述下层接点通过所述导电孔与所述上层接点电性连接。
2.如权利要求1所述的具耦合线路的封装基板构造，其特征在于每一上层线路单元另具有至少一上连接段，连接在所述上层耦合段及同层耦合段之间。
3.如权利要求1所述的具耦合线路的封装基板构造，其特征在于所述上连接段的宽度由连接所述同层耦合段的一端往连接所述上层耦合段的另一端渐缩。
4.如权利要求1所述的具耦合线路的封装基板构造，其特征在于所述同层耦合段的宽度大于所述上层耦合段的宽度。
5.如权利要求1所述的具耦合线路的封装基板构造，其特征在于所述下连接段的宽度由连接所述下层接点的一端往连接所述下层耦合段的另一端渐缩。
6.一种具耦合线路的封装基板构造，其特征在于所述封装基板构造包含一介电层，具有一上表面及一下表面； 多个上层线路单元，所述上层线路单元设置于所述介电层的上表面并依序间隔排列，每一上层线路单元具有一上层耦合段；两同层耦合段，分别自所述上层耦合段的两端延伸而成；及两上层接点，分别形成于所述两同层耦合段的一端缘，每一上层线路单元的同层耦合段与另一上层线路单元的同层耦合段相邻且彼此平行设置； 多个下层线路单元，设置于所述介电层的下表面并依序间隔排列，每一下层线路单元具有一下层耦合段，与所述上层耦合段彼此上下对位；两下连接段，分别自所述下层耦合段的两端延伸而成；及两下层接点，分别形成于所述两下连接段的一端缘，所述下层接点与对应的上层接点电性连接；及 多个导电孔，形成在所述介电层内，所述下层接点通过所述导电孔与所述上层接点电性连接。
7.如权利要求6所述的具耦合线路的封装基板构造，其特征在于每一上层线路单元另具有至少一上连接段，连接在所述上层耦合段及同层耦合段之间。
8.如权利要求7所述的具耦合线路的封装基板构造，其特征在于所述上连接段的宽度由连接所述同层耦合段的一端往连接所述上层耦合段的另一端渐缩。
9.如权利要求6所述的具耦合线路的封装基板构造，其特征在于所述同层耦合段的宽度大于所述上层耦合段的宽度。
10.如权利要求6所述的具耦合线路的封装基板构造，其特征在于所述下连接段的宽度由连接所述下·层接点的一端往连接所述下层耦合段的另一端渐缩。
全文摘要
本发明公开一种具耦合线路的封装基板构造包含一介电层，多个上层线路单元，多个下层线路单元及多个导电孔，所述上层线路单元设置于所述介电层的上表面并依序间隔排列，每一上层线路单元的同层耦合段与另一上层线路单元的同层耦合段相邻且彼此平行设置；所述下层线路单元设置于所述介电层的下表面并依序间隔排列，利用二差分线路在同层耦合及二差分线路在相邻层耦合而实现混合式差动设计，而不需要调整阻抗匹配，可维持较佳的电气特性。
文档编号H05K1/02GK103050474SQ20121051630
公开日2013年4月17日 申请日期2012年12月5日 优先权日2012年12月5日
发明者王陈肇 申请人:日月光半导体制造股份有限公司