布线电路基板和其制造方法
【专利摘要】本发明提供一种布线电路基板和其制造方法。在基底绝缘层上隔着导体图案形成布线覆盖层。以覆盖布线覆盖层的方式在基底绝缘层上形成覆盖绝缘层。以覆盖导体图案的端子部的方式形成端子覆盖层。端子部的厚度小于布线部的厚度，端子部的厚度与布线部的厚度之差是2μm以下。布线覆盖层的突出部自布线部上向端子部的上方突出。突出部的端面位于比覆盖绝缘层的端部靠内侧的位置。端子覆盖层的插入部形成于端子部的上表面与覆盖绝缘层的端部的下表面之间。端子覆盖层的突出部形成于端子部的上表面与突出部的下表面之间。
【专利说明】布线电路基板和其制造方法
【技术领域】
[0001] 本发明涉及布线电路基板和其制造方法。
【背景技术】
[0002] 以往，在各种电气设备或电子设备中使用布线电路基板。在日本特开2013 - 45482号公报中，示出用于在磁盘装置中为了将磁头定位而使用的布线电路基板（悬挂用 基板）。
[0003] 在日本特开2013 - 45482号公报的悬挂用基板中，将金属支承基板、绝缘层、布线 层、布线覆盖层以及覆盖层按照金属支承基板、绝缘层、布线层、布线覆盖层以及覆盖层的 顺序层叠。布线层具有较厚的部分和较薄的部分（端子部）。在布线层的较厚的部分上依 次形成布线覆盖层和覆盖层。布线层的端子部自覆盖层向外侧突出。以覆盖端子部的表面 和覆盖层的端部的方式形成较厚的端子镀部。
[0004] 在日本特开2013 - 45482号公报的悬挂用基板中，通过特意将端子镀部形成得较 厚，从而抑制了外部气体和液体进入到布线覆盖层和产生来自覆盖层的异物（微粒）。然 而，近年来，布线电路基板的细间距化不断发展，要求减小端子镀部等端子覆盖层的厚度。
【发明内容】
[0005] 发明要解决的问是页
[0006] 本发明的目的在于，提供能够在不增大端子覆盖层的厚度的情况下防止端子部的 腐蚀的布线电路基板和其制造方法。
[0007] 用于解决问题的方案
[0008] (1)本发明的一技术方案提供一种布线电路基板，其中，该布线电路基板包括：基 底绝缘层；导体图案，其形成于基底绝缘层上，并具有端子部和布线部；布线覆盖层，其形 成于导体图案的布线部上；覆盖绝缘层，其以覆盖布线覆盖层的方式形成于基底绝缘层上； 以及端子覆盖层，其以覆盖导体图案的端子部的方式形成，端子部的厚度小于布线部的厚 度，端子部的厚度与布线部的厚度之差是2μπι以下，布线覆盖层具有自布线部上向端子部 的上方突出的第1突出部，第1突出部的端面位于比覆盖绝缘层的端部靠内侧的位置，端子 覆盖层具有插入部和第2突出部，该插入部形成于端子部的上表面与覆盖绝缘层的端部的 下表面之间，该第2突出部形成于端子部的上表面与第1突出部的下表面之间，端子覆盖层 以如下方式形成，即，插入部的上表面与覆盖绝缘层的端部的下表面相接触，并且，插入部 的端面与第1突出部的端面相接触，第2突出部的上表面与第1突出部的下表面相接触。
[0009] 在该布线电路基板中，在基底绝缘层上形成导体图案。在导体图案的布线部上形 成布线覆盖层。以覆盖布线覆盖层的方式在基底绝缘层上形成覆盖绝缘层。以覆盖导体图 案的端子部的方式形成端子覆盖层。端子部的厚度小于布线部的厚度，端子部的厚度与布 线部的厚度之差是2μπι以下。
[0010] 布线覆盖层的第1突出部自布线部上向端子部的上方突出。第1突出部的端面位 于比覆盖绝缘层的端部靠内侧的位置。端子覆盖层的插入部形成于端子部的上表面与覆盖 绝缘层的端部的下表面之间。端子覆盖层的第2突出部形成于端子部的上表面与第1突出 部的下表面之间。插入部的上表面与覆盖绝缘层的端部的下表面相接触，并且，插入部的端 面与第1突出部的端面相接触，第2突出部的上表面与第1突出部的下表面相接触。
[0011] 采用该结构，即使在布线电路基板的制造工序中使用药液的情况下，也能够防止 药液浸入到插入部的上表面与覆盖绝缘层的端部的下表面之间。另外，还能够防止药液浸 入到插入部的端面与第1突出部的端面之间和第2突出部的上表面与第1突出部的下表面 之间。
[0012] 因而，不必为了防止产生药液的残渣而增大端子覆盖层的厚度。由此，能够在不增 大端子覆盖层的厚度的情况下防止端子部的腐蚀。
[0013] (2)也可以是，插入部的在自覆盖绝缘层的端部朝向内侧的方向上的长度是Ιμ-- 以下。
[0014] 在该情况下，能够高效地防止覆盖绝缘层的下方的药液残渣和药液导致的导体图 案的变色。另外，能够高效地防止水分积存于覆盖绝缘层与端子覆盖层之间。由此，能够提 高布线电路基板的长期的可靠性。
[0015] (3)也可以是，第2突出部的在自覆盖绝缘层的端部朝向内侧的方向上的长度是 1 μ m以下。在该情况下，能够高效地防止布线覆盖层的下方的药液残渣和导体图案的变色。
[0016] (4)也可以是，端子部的厚度与布线部的厚度之差是Ιμ--以下。在该情况下，能够 高效地防止布线覆盖层的下方的药液残渣和药液导致的导体图案的变色。
[0017] (5)也可以是，布线覆盖层的厚度是0.01 μ m?1 μ m。在该情况下，能够在使布线 覆盖层的厚度更小的同时高效地防止布线部的迁移。
[0018] (6)本发明的另一技术方案提供一种布线电路基板的制造方法，其中，该布线电 路基板的制造方法包括以下工序：在基底绝缘层上形成具有端子部和布线部的导体图案的 工序；在导体图案的布线部上形成布线覆盖层的工序；以覆盖布线覆盖层的方式在基底绝 缘层上形成覆盖绝缘层的工序；以及以覆盖导体图案的端子部的方式形成端子覆盖层的工 序，端子部的厚度小于布线部的厚度，端子部的厚度与布线部的厚度之差是2 μ m以下，在 形成布线覆盖层的工序中，包括以如下方式加工布线覆盖层的步骤，即，使布线覆盖层的端 部作为第1突出部而自布线部上向端子部的上方突出且使第1突出部的端面位于比覆盖绝 缘层的端部靠内侧的位置，在形成端子覆盖层的工序中，包括以如下方式形成端子覆盖层 的步骤，即，使端子覆盖层的一部分作为插入部而形成于端子部的上表面与覆盖绝缘层的 端部的下表面之间，并使端子覆盖层的另一部分作为第2突出部而形成于端子部的上表面 与第1突出部的下表面之间，插入部的上表面与覆盖绝缘层的端部的下表面相接触，并且， 插入部的端面与第1突出部的端面相接触，第2突出部的上表面与第1突出部的下表面相 接触。
[0019] 采用该布线电路基板的制造方法，在基底绝缘层上形成导体图案。在导体图案的 布线部上形成布线覆盖层。以覆盖布线覆盖层的方式在基底绝缘层上形成覆盖绝缘层。以 覆盖导体图案的端子部的方式形成端子覆盖层。端子部的厚度小于布线部的厚度，端子部 的厚度与布线部的厚度之差是2 μ m以下。
[0020] 布线覆盖层的第1突出部自布线部上向端子部的上方突出。第1突出部的端面位 于比覆盖绝缘层的端部靠内侧的位置。端子覆盖层的插入部形成于端子部的上表面与覆盖 绝缘层的端部的下表面之间。端子覆盖层的第2突出部形成于端子部的上表面与第1突出 部的下表面之间。插入部的上表面与覆盖绝缘层的端部的下表面相接触，并且，插入部的端 面与第1突出部的端面相接触，第2突出部的上表面与第1突出部的下表面相接触。
[0021] 采用该结构，即使在布线电路基板的制造工序中使用药液的情况下，也能够防止 药液浸入到插入部的上表面与覆盖绝缘层的端部的下表面之间。另外，还能够防止药液浸 入到插入部的端面与第1突出部的端面之间和第2突出部的上表面与第1突出部的下表面 之间。
[0022] 因而，不必为了防止产生药液的残渣而增大端子覆盖层的厚度。由此，能够在不增 大端子覆盖层的厚度的情况下防止端子部的腐蚀。
[0023] (7)也可以是，加工布线覆盖层的步骤包括如下步骤，S卩，以覆盖布线部和端子部 的方式形成布线覆盖层；利用蚀刻去除布线覆盖层的自覆盖绝缘层暴露的部分和布线覆盖 层的、与覆盖绝缘层的在自端部朝向内侧的方向上的规定长度的区域相重叠的部分，仅将 端子部的、与残存的布线覆盖层的在自端部朝向内侧的方向上的规定长度的区域相重叠的 部分的厚度去除2 μ m以下。
[0024] 在该情况下，能够通过一次蚀刻来同时进行在布线覆盖层上形成第1突出部的加 工和使端子部的厚度小于布线部的厚度的加工。由此，能够高效地制造布线电路基板。
[0025] (8)也可以是，通过使对端子部蚀刻的蚀刻速度大于对布线覆盖层蚀刻的蚀刻速 度或者使对布线覆盖层蚀刻的蚀刻速度和对端子部蚀刻的蚀刻速度相等的选择性蚀刻来 去除布线覆盖层和端子部。
[0026] 在该情况下，能够几乎不去除布线覆盖层的在覆盖绝缘层的下方的部分，而仅去 除布线覆盖层的、与覆盖绝缘层的自端部向内侧延伸规定长度的区域相重叠的部分。由此， 在布线覆盖层中形成第1突出部。同时，能够将导体图案的自布线覆盖层暴露的部分和导 体图案的、与第1突出部的自端部向内侧延伸规定长度的区域相重叠的部分去除2 μ m以下 的厚度。由此，使端子部的厚度小于布线部的厚度。其结果，能够高效地制造布线电路基板。
[0027] (9)也可以是，使用溶解端子部的材料的溶解速度大于溶解布线覆盖层的材料的 溶解速度或者溶解布线覆盖层的材料的溶解速度和溶解端子部的材料的溶解速度相等的 蚀刻液来进行选择性蚀刻。在该情况下，能够易于进行选择性蚀刻。
[0028] (10)也可以是，布线覆盖层含有镍，布线部和端子部含有铜，蚀刻液含有硝酸过氧 化氢水溶液。
[0029] 在该情况下，能够易于使溶解布线覆盖层的材料的溶解速度大于溶解端子部的材 料的溶解速度。或者，能够易于使溶解布线覆盖层的材料的溶解速度和溶解端子部的材料 的溶解速度相等。
[0030] (11)也可以是，蚀刻液不含有用于抑制铜的腐蚀的铜缓蚀剂成分。在该情况下，在 选择性蚀刻中，能够易于使溶解布线覆盖层的溶解速度大于溶解端子部的溶解速度。
【专利附图】
【附图说明】
[0031] 图1的（a)和图1的（b)分别是本实施方式的布线电路基板的俯视图和剖视图。
[0032] 图2是表示导体图案的端子部与布线部之间的交界部周边的放大剖视图。
[0033] 图3的（a)?图3的（c)是表示布线电路基板的制造工序的剖视图。
[0034] 图4的（a)?图4的（c)是表示布线电路基板的制造工序的剖视图。
[0035] 图5的（a)?图5的（c)是表不布线电路基板的制造工序的剖视图。
【具体实施方式】
[0036] 以下，一边参照附图一边说明本发明的一实施方式的布线电路基板和其制造方 法。此外，本实施方式的布线电路基板用于在例如磁盘装置中将磁头定位。
[0037] (1)布线电路基板
[0038] 图1是本实施方式的布线电路基板的俯视图和剖视图。图1的（b)的截面相当于 图1的（a)中的A - A截面。
[0039] 如图1的（a)和图1的（b)所示，在本实施方式的布线电路基板100中，在由例如 不锈钢构成的金属基板1上形成有由例如感光性聚酰亚胺构成的基底绝缘层2。在基底绝 缘层2上形成有由例如铜构成的多个条状的导体图案3。
[0040] 以下，将各导体图案3的顶端部称作端子部3a，将各导体图案3的除了端子部3a 以外的部分称作布线部3b。
[0041] 以覆盖端子部3a的表面的方式形成由例如金构成的端子覆盖层6。以覆盖布线部 3b的表面的方式形成由例如镍构成的布线覆盖层4。以覆盖多个导体图案3的布线部3b和 多个布线覆盖层4的方式在基底绝缘层2上形成由例如聚酰亚胺构成的覆盖绝缘层5。在 该情况下，通过在布线部3b与覆盖绝缘层5之间设置布线覆盖层4,能够防止布线部3b的 铜的迁移并能够提高布线部3b与覆盖绝缘层5之间的密合性。
[0042] 图2是表示导体图案3的端子部3a与布线部3b之间的交界部周边的放大剖视图。 此外，在图2中，省略金属基板1和基底绝缘层2的图示。如图2所示，导体图案3的端子 部3a的厚度设定得小于布线部3b的厚度。
[0043] 布线覆盖层4以在覆盖绝缘层5之下的除了自覆盖绝缘层5的端部向内侧具有预 定的长度Ll的区域以外的区域覆盖布线部3b的方式形成。另外，布线覆盖层4具有突出 部4a。突出部4a自布线部3b上向端子部3a的上方突出预定的长度L2。由此，以没有形 成端子覆盖层6的状态在突出部4a的下表面与端子部3a的上表面之间形成间隙。
[0044] 端子覆盖层6以填充到突出部4a的下表面与端子部3a的上表面之间的间隙和覆 盖绝缘层5的端部的下表面与端子部3a的上表面之间的间隙并覆盖端子部3a的方式形 成。由此，端子覆盖层6形成为与突出部4a的下表面、端面以及端子部3a的上表面密合。 此处，突出部4a的端面指的是突出部4a的与导体图案3延伸的方向垂直的面。
[0045] 将端子覆盖层6的形成于突出部4a的下表面与端子部3a的上表面之间的部分称 作突出部6a，将端子覆盖层6的形成于覆盖绝缘层5的端部的下表面与端子部3a的上表面 之间的部分称作插入部6b。端子覆盖层6的突出部6a的下表面和插入部6b的下表面形成 于共用面（端子部3a的上表面）上。
[0046] (2)布线电路基板的制造方法
[0047] 接下来，说明图1和图2的布线电路基板100的制造方法。图3?图5是表示布 线电路基板100的制造工序的剖视图。
[0048] 如图3的（a)所示，首先，准备由金属层11和绝缘层12构成的两层基材。金属层 11由例如不锈钢构成。绝缘层12由例如感光性聚酰亚胺构成。
[0049] 作为金属层11的材料，也可以替代不锈钢而使用铝等其他材料。金属层11的厚 度例如为5 μ m?50 μ m以下，优选为10 μ m?30 μ m。
[0050] 作为绝缘层12的材料，也可以替代感光性聚酰亚胺而使用感光性环氧树脂等其 他感光性树脂材料。绝缘层12的厚度例如为1 μ m?50 μ m，优选为3 μ m?20 μ m。
[0051] 接下来，如图3的（b)所示，通过对绝缘层12施加曝光处理、显影处理以及加热固 化处理，从而形成规定形状的基底绝缘层2。此外，也可以通过蚀刻等其他方法而自绝缘层 12形成规定形状的基底绝缘层2。在该情况下，作为绝缘层12的材料，也可以使用不具有 感光性的聚酰亚胺树脂或环氧树脂等树脂材料。
[0052] 接下来，如图3的（c)所示，通过减去法或半添加法等在基底绝缘层2上形成具有 端子部3a和布线部3b的导体图案3。
[0053] 作为导体图案3的材料，既可以替代铜而使用金或铝等其他金属，也可以使用铜 合金或错合金等合金。导体图案3的厚度例如为3 μ m?50 μ m，优选为3 μ m?20 μ m。
[0054] 接下来，如图4的（a)所示，以覆盖导体图案3的表面的方式利用非电解电镀形成 由例如镍构成的布线覆盖层4。在该情况下，在基底绝缘层2的没有形成导体图案3的部分 上形成抗镀层，对导体图案3的表面选择性地进行非电解电镀。之后，去除抗镀层。
[0055] 作为布线覆盖层4的材料，既可以替代镍而使用锡等其他金属，也可以使用 锡一铜、锡一铋或锡一银等合金。布线覆盖层4的厚度例如为0. 01 μ m?1 μ m，优选为 0. 05 μ m?0. 2 μ m。在布线覆盖层4的厚度为0. 01 μ m以上的情况下，能够高效地防止铜 的迁移。另外，在布线覆盖层4的厚度为1 μ m以下的情况下，能够在短时间内进行后述的 布线覆盖层4的蚀刻。
[0056] 接下来，如图4的（b)所示，以覆盖导体图案3和布线覆盖层4的方式在基底绝缘 层2上形成由例如感光性聚酰亚胺构成的覆盖绝缘层5。
[0057] 作为覆盖绝缘层5的材料，也可以替代感光性聚酰亚胺而使用感光性环氧树脂等 其他感光性树脂材料。覆盖绝缘层5的厚度例如为1 μ m?50 μ m，优选为2 μ m?10 μ m。
[0058] 接下来，如图4的（c)所示，通过对覆盖绝缘层5施加曝光处理、显影处理以及加 热固化处理，从而使覆盖绝缘层5成形为规定形状。在本例子中，例如，以温度385°C对覆盖 绝缘层5施加两小时的加热固化处理。
[0059] 由此，使布线覆盖层4的形成于导体图案3的端子部3a上的部分暴露。此外，也 可以利用蚀刻等其他方法使覆盖绝缘层5成形为规定形状。在该情况下，作为覆盖绝缘层 5的材料，也可以使用不具有感光性的聚酰亚胺树脂或环氧树脂等树脂材料。
[0060] 接下来，如图5的（a)所示，对布线覆盖层4的一部分、端子部3a的一部分进行蚀 亥IJ。由此，去除布线覆盖层4的自覆盖绝缘层5暴露的部分和布线覆盖层4的、与覆盖绝缘 层5的自端部向内侧延伸长度Ll的区域相重叠的部分，而形成突出部4a。另外，去除端子 部3a的自布线覆盖层4暴露的部分和端子部3a的、与突出部4a的自端部向内侧延伸长度 L2的区域相重叠的部分。
[0061] 通过将端子部3a去除厚度dl，从而使端子部3a的厚度比布线部3b的厚度小厚度 dl。另外，突出部4a的长度L2的端部自布线部3b上向端子部3a的上方突出。
[0062] 接下来，如图5的（b)所示，以覆盖突出部4a的下表面、端面以及端子部3a的上 表面的方式利用电解电镀形成由例如金构成的端子覆盖层6。由此，在突出部4a的下表面 与端子部3a的上表面之间形成突出部6a，在覆盖绝缘层5的端部的下表面与端子部3a的 上表面之间形成插入部6b。
[0063] 作为端子覆盖层6的材料，也可以替代金而使用具有高耐腐蚀性的钯等其他金 属。端子覆盖层6的厚度例如为0. 1 μ m?10 μ m，优选为0. 5 μ m?5 μ m。
[0064] 然后，如图5的（c)所示，通过对金属层11进行蚀刻而形成规定形状的金属基板 1。由此，完成了布线电路基板100。
[0065] 在图5的（a)的工序中，向布线覆盖层4的自覆盖绝缘层5暴露的部分喷涂蚀刻 液。作为蚀刻液，能够使用溶解导体图案3的材料的溶解速度大于溶解布线覆盖层4的材 料的溶解速度的药液。作为蚀刻液，也可以使用溶解布线覆盖层4的材料的溶解速度和溶 解导体图案3的材料的溶解速度相等的药液。
[0066] 通常，在用于布线覆盖层4的蚀刻的蚀刻液中含有铜缓蚀剂（铜腐蚀抑制剂）。此 处，铜缓蚀剂成分在蚀刻中抑制铜的溶解（腐蚀）。在本例子中，作为蚀刻液，使用不含有铜 缓蚀剂成分的硝酸过氧化氢水溶液。由此，在蚀刻中，易于使溶解导体图案3的溶解速度大 于溶解布线覆盖层4的溶解速度。
[0067] 在该情况下，布线覆盖层4的没有被直接喷涂蚀刻液的部分基本上不溶解。即，布 线覆盖层4的在覆盖绝缘层5之下的部分几乎不溶解，而仅有布线覆盖层4的、与覆盖绝缘 层5的自端部向内侧延伸长度Ll的区域相重叠的部分溶解。
[0068] 另一方面，导体图案3因蚀刻液的渗透而较容易发生溶解。由此，将导体图案3的 自布线覆盖层4暴露的部分和导体图案3的、与突出部4a的自端部向内侧延伸长度L2的 区域相重叠的部分去除厚度dl。
[0069] 能够利用蚀刻时间来调整长度LI、L2和厚度dl。长度LI例如为1 μ m以下，优选 为0. 5 μ m以下。在长度Ll为1 μ m以下的情况下，能够高效地防止覆盖绝缘层5的下方的 药液残渣和导体图案3的变色。另外，能够高效地防止水分积存于覆盖绝缘层5与端子覆 盖层6之间。其结果，能够提高布线电路基板100的长期的可靠性。
[0070] 长度L2例如为1 μ m以下，优选为0. 5 μ m以下。在长度L2为1 μ m以下的情况下， 能够高效地防止在布线覆盖层4的下方的药液残渣和导体图案3的变色。
[0071] 厚度dl例如为0. 5 μ m?2 μ m，优选为0. 5 μ m?1 μ m。在厚度dl为0. 5 μ m以 上的情况下，能够高效地去除位于覆盖绝缘层5的下方的熔融了的布线覆盖层4。另外，在 厚度dl为1 μ m以下的情况下，能够高效地防止布线覆盖层4的下方的药液残渣和导体图 案3的变色。
[0072] ⑶效果
[0073] 在本实施方式中，端子部3a的厚度小于布线部3b的厚度，端子部3a的厚度与布 线部3b的厚度之差是2 μ m以下。布线覆盖层4的突出部4a的端面位于自覆盖绝缘层5 的端部向内侧延伸长度Ll的位置，突出部4a自布线部3b上向端子部3a的上方突出长度 L2〇
[0074] 端子覆盖层6的插入部6b形成于端子部3a的上表面与覆盖绝缘层5的端部的下 表面之间。端子覆盖层6的突出部6a形成于端子部3a的上表面与突出部4a的下表面之 间。插入部6b的上表面与覆盖绝缘层5的端部的下表面相接触且插入部6b的端面与突出 部4a的端面相接触，突出部6a的上表面与突出部4a的下表面相接触。
[0075] 采用该结构，即使在布线电路基板100的制造工序中使用药液的情况下，也能够 防止药液浸入到插入部6b的上表面与覆盖绝缘层5的端部的下表面之间。另外，还能够防 止药液浸入到插入部6b的端面与突出部4a的端面之间和突出部6a的上表面与突出部4a 的下表面之间。
[0076] 因而，不必为了防止产生药液的残渣而增大端子覆盖层6的厚度。由此，能够在不 增大端子覆盖层6的厚度的情况下防止端子部3a的腐蚀。另外，能够降低布线电路基板 100的制造成本。
[0077] 并且，能够通过一次蚀刻来同时进行在布线覆盖层4上形成突出部4a的加工和使 端子部3a的厚度小于布线部3b的厚度的加工。由此，能够高效地制造布线电路基板100。
[0078] (4)其他实施方式
[0079] (a)在上述实施方式中，在基底绝缘层2下设置金属基板1，但并不限定于此。也 可以不在基底绝缘层2下设置金属基板1。
[0080] (b)在上述实施方式中，通过使用湿式蚀刻法的选择性蚀刻来去除布线覆盖层4 的一部分和端子部3a的一部分，但并不限定于此。也可以通过使用干式蚀刻法的选择性蚀 刻来去除布线覆盖层4的一部分和端子部3a的一部分。
[0081] 另外，也可以通过基于激光加工技术等的其他方法来去除布线覆盖层4的一部分 和端子部3a的一部分。
[0082] (5)权利要求的各构成要素与实施方式的各部分之间的对应关系
[0083] 以下，说明权利要求的各构成要素与实施方式的各部分之间的对应例，但是本发 明并不限定于下述例子。
[0084] 在上述实施方式中，基底绝缘层2是基底绝缘层的例子，端子部3a是端子部的例 子，布线部3b是布线部的例子，导体图案3是导体图案的例子，布线覆盖层4是布线覆盖层 的例子。覆盖绝缘层5是覆盖绝缘层的例子，端子覆盖层6是端子覆盖层的例子，突出部4a、 6a分别是第1突出部和第2突出部的例子，插入部6b是插入部的例子，布线电路基板100 是布线电路基板的例子。
[0085] 作为权利要求的各构成要素，也可以使用具有权利要求所述的技术特征或功能的 其他各种要素。
[0086] (6)实施例
[0087] 根据图3?图5的制造方法制作了实施例1?实施例3和比较例1、2的布线电路 基板。此外，作为金属基板的材料而使用了不锈钢，作为基底绝缘层的材料而使用了感光性 聚酰亚胺，作为导体图案的材料而使用了铜。另外，作为布线覆盖层的材料而使用了镍，作 为覆盖绝缘层的材料而使用了感光性聚酰亚胺，作为端子覆盖层的材料而使用了金。
[0088] 另外，使蚀刻前的导体图案的厚度为10 μ m，使布线覆盖层的厚度为0. 1 μ m，使覆 盖绝缘层的厚度为5 μ m，使端子覆盖层的厚度为1. 5 μ m。
[0089] 在实施例1中，在图5的（a)的工序中，作为蚀刻液而使用了硝酸过氧化氢水溶 液，使蚀刻时间为30秒。由此，长度Ll成为0. 5 μ m，长度L2成为0. 3 μ m，厚度dl成为 0· 6 μ m〇
[0090] 在实施例2中，在图5的（a)的工序中，作为蚀刻液而使用了硝酸过氧化氢水溶 液，使蚀刻时间为75秒。由此，长度LI成为0. 9 μ m，长度L2成为0. 7 μ m，厚度dl成为 L 8 μ m〇
[0091] 在实施例3中，在图5的（a)的工序中，作为蚀刻液而使用了硝酸过氧化氢水溶 液，使蚀刻时间为18秒。由此，长度Ll成为0. 1 μ m，长度L2成为0. 2 μ m，厚度dl成为 0. 35 μ m〇
[0092] 在比较例1中，在图5的（a)的工序中，作为蚀刻液而使用了硫酸过氧化氢水溶 液，使蚀刻时间为60秒。由此，长度Ll成为0. 1 μ m，长度L2成为3. 0 μ m，厚度dl成为 2. 4 μ m〇
[0093] 在比较例2中，在图5的（a)的工序中，作为蚀刻液而使用了含有高锰酸盐的碱性 溶液，使蚀刻时间为60秒。由此，长度Ll成为2. 0 μ m，长度L2成为0. 4 μ m，厚度dl成为 2. 1 μ m〇
[0094] 对在实施例1?实施例3和比较例1、2的布线电路基板的覆盖绝缘层的下方的蚀 刻液等药液的残渣进行了调查。将调查结果表示在表1中。
[0095] 表 1
[0096]
【权利要求】
1. 一种布线电路基板，其中， 该布线电路基板包括： 基底绝缘层； 导体图案，其形成于上述基底绝缘层上，并具有端子部和布线部； 布线覆盖层，其形成于上述导体图案的上述布线部上； 覆盖绝缘层，其以覆盖上述布线覆盖层的方式形成于上述基底绝缘层上；以及 端子覆盖层，其以覆盖上述导体图案的上述端子部的方式形成， 上述端子部的厚度小于上述布线部的厚度，上述端子部的厚度与上述布线部的厚度之 差是2 ii m以下， 上述布线覆盖层具有自上述布线部上向上述端子部的上方突出的第1突出部，上述第 1突出部的端面位于比上述覆盖绝缘层的端部靠内侧的位置， 上述端子覆盖层具有插入部和第2突出部，该插入部形成于上述端子部的上表面与上 述覆盖绝缘层的端部的下表面之间，该第2突出部形成于上述端子部的上表面与上述第1 突出部的下表面之间， 上述端子覆盖层以如下方式形成，即，上述插入部的上表面与上述覆盖绝缘层的端部 的下表面相接触，并且，上述插入部的端面与上述第1突出部的端面相接触，上述第2突出 部的上表面与上述第1突出部的下表面相接触。
2. 根据权利要求1所述的布线电路基板，其中， 上述插入部的在自上述覆盖绝缘层的端部朝向内侧的方向上的长度是lum以下。
3. 根据权利要求1或2所述的布线电路基板，其中， 上述第2突出部的在自上述覆盖绝缘层的端部朝向内侧的方向上的长度是1 y m以下。
4. 根据权利要求1至3中任一项所述的布线电路基板，其中， 上述端子部的厚度与上述布线部的厚度之差是1 U m以下。
5. 根据权利要求1至4中任一项所述的布线电路基板，其中， 上述布线覆盖层的厚度是〇. 01 U m?1 y m。
6. -种布线电路基板的制造方法，其中， 该布线电路基板的制造方法包括以下工序： 在基底绝缘层上形成具有端子部和布线部的导体图案的工序； 在上述导体图案的上述布线部上形成布线覆盖层的工序； 以覆盖上述布线覆盖层的方式在上述基底绝缘层上形成覆盖绝缘层的工序；以及 以覆盖上述导体图案的上述端子部的方式形成端子覆盖层的工序， 上述端子部的厚度小于上述布线部的厚度，上述端子部的厚度与上述布线部的厚度之 差是2 y m以下， 在形成上述布线覆盖层的工序中，包括以如下方式加工上述布线覆盖层的步骤，即，使 上述布线覆盖层的端部作为第1突出部而自上述布线部上向上述端子部的上方突出且使 上述第1突出部的端面位于比上述覆盖绝缘层的端部靠内侧的位置， 在形成上述端子覆盖层的工序中，包括以如下方式形成上述端子覆盖层的步骤，即，使 上述端子覆盖层的一部分作为插入部而形成于上述端子部的上表面与上述覆盖绝缘层的 端部的下表面之间，并使上述端子覆盖层的另一部分作为第2突出部而形成于上述端子部 的上表面与上述第1突出部的下表面之间，上述插入部的上表面与上述覆盖绝缘层的端部 的下表面相接触，并且，上述插入部的端面与上述第1突出部的端面相接触，上述第2突出 部的上表面与上述第1突出部的下表面相接触。
7. 根据权利要求6所述的布线电路基板的制造方法，其中， 加工上述布线覆盖层的步骤包括如下步骤，即，以覆盖上述布线部和上述端子部的方 式形成上述布线覆盖层；利用蚀刻去除上述布线覆盖层的自上述覆盖绝缘层暴露的部分和 上述布线覆盖层的、与上述覆盖绝缘层的在自端部朝向内侧的方向上的规定长度的区域相 重叠的部分，将端子部的、与残存的上述布线覆盖层的在自端部朝向内侧的方向上的规定 长度的区域相重叠的部分的厚度去除2 y m以下。
8. 根据权利要求7所述的布线电路基板的制造方法，其中， 通过使对上述端子部蚀刻的蚀刻速度大于对上述布线覆盖层蚀刻的蚀刻速度或者使 对上述布线覆盖层蚀刻的蚀刻速度和对上述端子部蚀刻的蚀刻速度相等的选择性蚀刻来 去除上述布线覆盖层和上述端子部。
9. 根据权利要求8所述的布线电路基板的制造方法，其中， 使用溶解上述端子部的材料的溶解速度大于溶解上述布线覆盖层的材料的溶解速度 或者溶解上述布线覆盖层的材料的溶解速度和溶解上述端子部的材料的溶解速度相等的 蚀刻液来进行上述选择性蚀刻。
10. 根据权利要求9所述的布线电路基板的制造方法，其中， 上述布线覆盖层含有镍，上述布线部和上述端子部含有铜，上述蚀刻液含有硝酸过氧 化氢水溶液。
11. 根据权利要求10所述的布线电路基板的制造方法，其中， 上述蚀刻液不含有用于抑制铜的腐蚀的铜缓蚀剂成分。
【文档编号】H05K1/02GK104349581SQ201410360778
【公开日】2015年2月11日 申请日期:2014年7月25日 优先权日:2013年7月25日
【发明者】高仓隼人 申请人:日东电工株式会社