三电容C3的自举作用和第四时钟信号端CLK4的高电平信号的充电，增大了第十三晶体管T13的栅极的电压值和第十四晶体管T14的电压值，从而增大了第十四晶体管T14的栅极和源极之间的电压差，使得第十四晶体管T14输出到反相器的输出端OUT的电流增大，第十四晶体管T14的源极为高电平信号；第十七晶体管T17的栅极接收通过第十六晶体管T16传输的第四时钟信号端CLK4的高电平信号，第十七晶体管T17开启，并利用第四时钟信号端CLK4的高电平信号为第四电容C4的第一端进行充电，第十八晶体管T18和第十九晶体管T19均开启，并利用第三时钟信号端CLK3的低电平信号对第四电容C4的第二端进行充电，第十九晶体管T19的源极为高电平信号；反相器的输出端OUT为高电平信号。
[0043]第三阶段(C-D阶段)，第一输入信号端Input I的信号与第一时钟信号端CLKl的信号均为高电平信号，第二输入信号端Input 2的信号与第二时钟信号端CLK2的信号均为低电平信号；第一晶体管Tl、第六晶体管T6、第十一晶体管Tll和第十六晶体管T16均关闭，第五晶体管T5、第十晶体管T10、第十五晶体管T15、第二十晶体管T20和第二十一晶体管T21均开启；第五晶体管T5的漏极连接的低电平端VGL的低电平信号将第一电容Cl上的电位拉低，同理，第二电容C2、第三电容C3和第四电容C4上的电位也被拉低；第一时钟信号端CLKl的信号、第二时钟信号端CLK2的信号、第三时钟信号端CLK3的信号、第四时钟信号端CLK4的信号均无法向后面的晶体管传输，故第一电流放大子模块P11、第二电流放大子模块P12、第三电流放大子模块P13和第四电流放大子模块P14均不工作；第二^^一晶体管T21开启，故第二十一晶体管T21的漏极为低电平信号；反相器的输出端OUT为低电平信号。
[0044]第四阶段(D-E阶段)，第一输入信号端Input I的信号与第二时钟信号端CLK2的信号均为高电平信号，第二输入信号端Input 2的信号与第一时钟信号端CLKl的信号均为低电平信号；第一晶体管Tl、第六晶体管T6、第十一晶体管Tll和第十六晶体管T16均关闭，第五晶体管T5、第十晶体管T10、第十五晶体管T15、第二十晶体管T20和第二十一晶体管T21均开启；第五晶体管T5的漏极连接的低电平端VGL的低电平信号将第一电容Cl上的电位拉低，同理，第二电容C2、第三电容C3和第四电容C4上的电位也被拉低；第一时钟信号端CLKl的信号、第二时钟信号端CLK2的信号、第三时钟信号端CLK3的信号、第四时钟信号端CLK4的信号均无法向后面的晶体管传输，故第一电流放大子模块P11、第二电流放大子模块P12、第三电流放大子模块P13和第四电流放大子模块P14均不工作；第二^^一晶体管T21开启，故第二十一晶体管T21的漏极为低电平信号；反相器的输出端OUT为低电平信号。
[0045]第五阶段(E-F阶段)，第五阶段的驱动方法与第一阶段基本相同，具体内容请参见第一阶段的相关说明，但需要注意的是，在实际驱动过程中，第二输入信号端Input 2的信号的产生会稍稍迟于第一输入信号端Input I的信号的产生，因此，第三晶体管T3、第四晶体管T4、第八晶体管T8、第九晶体管T9、第十三晶体管T13、第十四晶体管T14、第十八晶体管T18和第十九晶体管T19的栅极电压会略低于第一阶段中第三晶体管T3、第四晶体管T4、第八晶体管T8、第九晶体管T9、第十三晶体管T13、第十四晶体管T14、第十八晶体管T18和第十九晶体管T19的栅极电压，但对反相器的输出端OUT输出的电流的影响可以忽略。
[0046]第六阶段(F-G阶段)，第六阶段的驱动方法与第二阶段基本相同，具体内容请参见第二阶段的相关说明，但需要注意的是，在实际驱动过程中，第二输入信号端Input 2的信号的产生会稍稍迟于第一输入信号端Input I的信号的产生，因此，第六阶段中的第三晶体管T3、第四晶体管T4、第八晶体管T8、第九晶体管T9、第十三晶体管T13、第十四晶体管T14、第十八晶体管T18和第十九晶体管T19的栅极电压会略低于第二阶段中的第三晶体管T3、第四晶体管T4、第八晶体管T8、第九晶体管T9、第十三晶体管T13、第十四晶体管T14、第十八晶体管T18和第十九晶体管T19的栅极电压，但对反相器的输出端OUT输出的电流的影响可以忽略。
[0047]需要注意的是，上述低电平端VGL的低电平信号的电压和高电平端VGH的高电平信号的电压根据各个晶体管的具体特性设置，在此并不限定，比如，通入第一电流放大子模块、第二电流放大子模块、第三电流放大子模块、第四电流放大子模块和下拉模块的中的晶体管的高低电平可能会不一致，如图3所示，第四晶体管T4，第九晶体管T9，第十四晶体管T14，第十九晶体管T19分别对应连接的高电平端VGH的高电平信号的电压均不同或部分不同或均相同，第五晶体管T5、第十晶体管T10、第十五晶体管T15、第二十晶体管T20和第二十一晶体管T21分别对应连接的低电平端VGL的低电平信号的电压均不同或部分相同或均相同。
[0048]实施例四
[0049]请参阅图5，本发明实施例还提供了一种栅极驱动电路，该栅极驱动电路包括多级移位寄存器单元P3，每一级移位寄存器单元P3均连接一个如上述实施例中所述的反相器，所述栅极驱动电路中的反相器与上述实施例中的反相器具有的优势相同，此处不再赘述。具体的，移位寄存器单元P3的下拉控制节点ro和上拉控制节点PU分别与反相器相连，其中，下拉控制节点ro连接第一输入信号端Input 1，下拉控制节点ro为第一输入信号端Input I提供信号，上拉控制节点I3U连接第二输入信号端Input 2，上拉控制点为第二输入信号端Input 2提供信号。在此，并不限定移位寄存器单元P3的具体结构，由于移位寄存器单元P3的相关技术已经较为成熟，可以选用现有技术中的移位寄存器单元P3，在此不再赘述。
[0050]需要注意的是，第二输入信号端Input 2的信号的产生会晚于第一输入信号端Input I的信号的产生，第二输入信号端Input 2的信号在爬升的时间里幅值可能会有所降低，但是经过若干个时钟周期后，第二输入信号端Input 2的信号就会到达正常的幅值，从而使得反相器的输出端OUT输出的电压幅值以及最大输出电流能力也随之达预期值。
[0051]实施例五
[0052]本发明实施例还提供一种显示装置，所述显示装置包括上述实施例中的栅极驱动电路，所述显示装置中的栅极驱动电路与上述实施例中的栅极驱动电路具有的优势相同，此处不再赘述。具体的，显示装置可以为有机发光二极管显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0053]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种反相器，其特征在于，包括: 电流放大模块，其连接第一时钟信号端、第二时钟信号端、第三时钟信号端、第四时钟信号端、第一输入信号端、第二输入信号端、高电平端、低电平端、下拉模块和所述反相器的输出端，所述电流放大模块用于根据所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述第三时钟信号端的信号、所述第四时钟信号端的信号、第一输入信号端的信号和第二输入信号端的信号，放大反相器的输出端的电流，并控制所述反相器的输出端输出高电平信号； 所述下拉模块，其连接所述第一输入信号端、所述低电平端、所述电流放大模块和所述反相器的输出端，所述下拉模块用于控制所述反相器的输出端输出低电平信号。2.根据权利要求1所述的反相器，其特征在于，所述电流放大模块包括: 第一电流放大子模块，其连接所述第一时钟信号端、所述第二时钟信号端、所述第一输入信号端、所述第二输入信号端、所述高电平端、所述低电平端、第二电流放大子模块、第三电流放大子模块、第四放大子模块、所述下拉模块和所述反相器的输出端，所述第一电流放大子模块用于根据所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述第一输入信号端的信号和所述第二输入信号端的信号，放大输入至所述反相器的输出端的电流，并控制所述反相器的输出端输出高电平信号； 所述第二电流放大子模块，其连接所述第一时钟信号端、所述第二时钟信号端、所述第一输入信号端、所述第二输入信号端、所述高电平端、所述低电平端、所述第一电流放大子模块、所述第三电流放大子模块、所述第四电流放大子模块、所述下拉模块和所述反相器的输出端，所述第二电流放大子模块用于根据所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述第一输入信号端的信号和所述第二输入信号端的信号，放大输入至所述反相器的输出端的电流，并控制所述反相器的输出端输出高电平信号； 所述第三电流放大子模块，其连接所述第三时钟信号端、所述第四时钟信号端、所述第一输入信号端、所述第二输入信号端、所述高电平端、所述低电平端、所述第一电流放大子模块、所述第二电流放大子模块、所述第四电流放大子模块、所述下拉模块和所述反相器的输出端