致动支电路512的第一输出节点 520与第二致动支电路514的第二输出节点524之间。等化晶体管544的栅极端子耦合到 第一致动互连件534。通过控制等化晶体管544,可等化在第一输出节点520和第二输出节 点524处的电压。
[0083] 明确来说，通过将等化晶体管544切换为开启状态，可允许在第一稳定化电容器 532与第二稳定化电容器540之间的电流电动。因此，如果在先前寻址循环期间跨所述稳定 化电容器的一者的电压变得大于跨另一者的电压，那么将等化晶体管544切换为开启状态 将导致电流在稳定化电容器532与540之间流动。所述电流流动可持续直到稳定化电容器 532和540两者均处于实质上相同电位为止。当第一输出节点520和第二输出节点524处 的电压分别与跨第一稳定化电容器532和第二稳定化电容器540的电压相同时，第一输出 节点520处的电压还与第二输出节点524处的电压等化。
[0084] 图4展示图3中所展示的像素电路500的示范性时序图600。特定来说，时序图600 展示在两个寻址循环AJPAJ^间的图3的像素电路500的各种节点处的电压电平。电压 (V we)602表示写入启用互连件507上的写入启用电压，电压（Vdata)604表示数据互连件505 上的数据电压，电压（V Aei)608表不第一致动互连件534上的第一致动电压，电压（VAe2)610 表示第二致动互连件542上的第二致动电压，电压（V l3utl) 612表示第一输出节点520上的第 一输出电压且电压（ν_2)614表示第二输出节点524上的第二输出电压。图4中所展示的 每一电压一般在高值与低值之间摆动。但对于任何一个电压的高值和低值可或可不等于对 于另一电压的高值和低值。在时序图600中各种电压的升高和降低时间仅为说明目的且不 可表示此等电压的实际升高和降低时间。
[0085] 第一寻址循环A1在时间t。处以写入启用互连件上的写入启用电压602升高而开 始。参考图3,写入启用互连件507耦合到数据加载电路504的写入启用晶体管508的栅 极端子。因此，当写入启用电压602升高时，写入启用晶体管508切换为开启状态。因此， 写入启用晶体管508将容许电流在数据互连件505与数据存储电容器510之间流动。如图 4中所展示，在时间t。处，数据互连件505上的数据电压602为高。因此，数据存储电容器 510同样将充电到高电压。在一些时间之后，写入启用电压602降低，此导致写入启用晶体 管508切换为关闭状态。因此，表示数据互连件505上的数据的电压存储于数据存储电容 器510中。写入启用电压602降低指示已加载对于包含与像素电路500相关联的像素的行 的数据。在此时间之后，数据互连件505可用于将数据加载到显示设备的其它行上的像素。 因此，在已加载对于与像素电路500相关联的像素的数据之后，像素电路500可无视数据互 连件505上的数据电压604达通过数据电压604中的交叉阴影图案指示的持续时间。
[0086] 在时间^处，图3的像素电路500进入预充电阶段。在所述预充电阶段中，第一致 动电压608和第二致动电压610变高。再次参考图3,第一致动互连件534上的高的第一致 动电压608引起二极管连接的第一充电晶体管530切换为开启状态。此引起将第一稳定化 电容器532预充电到高电压。类似地，高的第二致动电压610引起经由二极管连接的第二 充电晶体管536还将第二稳定化电容器540预充电到高电压。因此，第一输出节点520和 第二输出节点524每一者置于分别对应于第一稳定化电容器532和第二稳定化电容器540 的电压处。
[0087] 仍参考图3和图4,第一致动互连件534上的高电压还将电压等化晶体管544切 换为开启状态。如图3中所展示，电压等化晶体管544耦合于第一输出节点520与第二输 出节点524之间。因此，当电压等化晶体管544切换为开启状态时，其容许电流在耦合到第 一输出节点520的第一稳定化电容器532与耦合到第二输出节点524的第二稳定化电容器 540之间流动。第一稳定化电容器532与第二稳定化电容器540之间的电流流动等化此两 个电容器上的电压。
[0088] 应注意，在不存在电压等化的情况下，第二输出节点524处的电压可归因于电容 器自举而非所要地升压。明确来说，第二放电晶体管528的栅极端子与漏极端子（即，耦合 到第一输出节点520的端子）之间的电容耦合于第一输出节点520与第二输出节点524之 间。当在预充电阶段期间对第一稳定化电容器532充电时，第一输出节点520上的电压升 高。但第一输出节点520的电压的此增加还增加通过第二放电晶体管528的栅极端子和源 极端子形成的电容器的一个端子上的电压。因此，归因于电容器自举，第二输出节点524处 的电压也增加。第二输出节点524处的电压的所述非所要增加可持续预充电阶段的持续时 间的分率。尽管如此，第二输出节点524处的电压的增加仍可影响光调制器502的第二致 动器522的可靠性。
[0089] 因此，通过经由等化晶体管544提供第一输出节点520与第二输出节点524之间 的电压等化，第一致动器512与第二致动器522处的电压维持实质上相等，借此降低第二致 动器522的非所要操作的危险。
[0090] 在时间一处，图3的像素电路500进入更新阶段。在所述更新阶段中，第一致动 电压608被拉低而第二致动电压610维持于高值。第一致动电压608降低引起第一充电晶 体管530和电压等化晶体管544切换为关闭状态；因此，防止第一输出节点520与第二输出 节点524之间的任何进一步电压等化。第一致动电压608降低还引起第一放电晶体管526 通过存储于数据存储电容器510中的数据电压加以控制。
[0091] 如上文所论述，将数据存储电容器510充电到高电压，这是因为当写入启用晶体 管508切换为开启状态时通过数据互连件505提供的数据电压604为高。因此，第一放电 晶体管526的栅极端子为高而其源极端子为低。因此，第一放电晶体管526切换为开启状 态，将第二放电晶体管528的源极端子拉低。当第二放电晶体管528的栅极端子耦合到第 二输出节点524 (第二输出节点524为高）时，第二放电晶体管528也切换为开启状态。当 第一放电晶体管526与第二放电晶体管528两者均切换为开启状态且第一致动互连件534 处于低电压时，存储于第一稳定化电容器532中的电荷经由第一放电晶体管526和第二放 电晶体管528放电。因此，如图4中所展示，第一致动电压612降低。
[0092] 再次参考图3和4,当使第一稳定化电容器530放电时，第二稳定化电容器540维 持于充电状态中。这是因为第二致动互连件542仍为高，此维持第二稳定化电容器540上的 电荷。此外，第三放电晶体管538的栅极端子为低，这是因为其耦合到第一放电晶体管526 的漏极端子。因此，第三放电晶体管538切换为关闭状态。因此，第三放电晶体管538并不 对存储于第二稳定化电容器540中的电荷耗散提供路经。
[0093] 如图4中所展示，图3的像素电路500在时间13处从更新阶段转变到致动阶段，在 时间一处第二致动电压610降低。此导致二极管连接的第二充电晶体管536切换为关闭状 态。因此，第二稳定化电容器540与第二致动互连件542隔离。此外，第三放电晶体管538 仍切换为关闭状态。因此，不存在使存储于第二稳定化电容器540中的电荷耗散的电流路 径。因此，第二稳定化电容器540维持高电压（在先前预充电阶段和更新阶段中将第二稳 定化电容器540充电到所述高电压）。因此，第二输出节点524维持于高的第二输出电压 614 处。
[0094] 如上文所提及，图3的光调制器502耦合到致动电路506。明确来说，第一致动器 516耦合到第一输出节点520而第二致动器522耦合到第二输出节点524。在致动阶段期 间，第一输出节点520处的第一输出电压612为低，而第二输出节点524处的第二输出电压 612为高。在一些实施方案中，此引起第一致动器516被解除致动且第二致动器522经致 动。当致动光调制器502的第二致动器522时，光调制器502处于开启状态中。即，光调制 器502容许来自背光的光通向显不设备的正面。应理解，在一些其它实施方案中，第一输出 节点520和第二输出节点540上的电压可引起光调制器502中的相对行为。例如，低的第 一输出电压612可引起第一致动器516经致动，而高的第二输出电压612可引起第二致动 器522被解除致动。因此，光调制器502可切换到关闭状态，借此阻断来自背光的光通向显 示设备的正面。为降低电荷累积，控制器可定期改变第一致动器516和第二致动器522的 配置以响应使得其可使用不同时间周期中的不同电压致动。
[0095] 参考图4,致动阶段持续直到时间t4，在时间t4处第二寻址循环A 2开始。然而，在 第二寻址循环^开始之前，数据互连件505上的数据电压降低。此可归因于对应于与像素 电路500相关联的像素的数据的变化（从"1"到"0"）。在时间扒处，写入启用互连件507 上的写入启用电压602升高。如上文相对于第一寻址循环A 1所描述，写入启用电压602容 许提供于数据互连件505上的数据存储于数据存储电容器510中。因此，在写入启用电压 602降低之后，数据存储电容器510放电到表示数据互连件505上的数据值"0"的低值。
[0096] 在时间心处，图3的像素电路500进入预充电阶段。如在第一寻址循环A冲，第 二寻址循环^的预充电阶段还将第一稳定化电容器532和第二稳定化电容器540预充电到 高电压。这是通过使第一致动电压608和第二致动电压610升高而完成。此外，当第一致 动电压608为高时，等化晶体管544切换为开启状态。此等化第一稳定化电容器532和第 二稳定化电容器540的电压。当第二稳定化电容器540上的第二致动电压614也为高时， 第二放电晶体管528切换为开启状态，此导致第三放电晶体管538的栅极端子上的电压为 高。但，因为第二致动电压610为高，第三放电晶体管538并不切换为开启状态且因此并不 使第二稳定化电容器540放电。在预充电阶段结束时，分别在第一致动节点520和第二致 动节点524上的第一输出电压612和第二输出电压614为高。
[0097] 在时间、处，图3的像素电路500进入更新阶段。在所述更新阶段中，第一致动互 连件534上的第一致动电压604降低。此容许第一放电晶体管526响应于存储于数据存储 电容器510中的数据值。但数据存储电容器510的数据电压为低。因此，第一放电晶体管 526保持切换为关闭状态。此外，因为第一致动电压608为低，第一充电晶体管530切换为 关闭状态。此外，等化晶体管544也切换为关闭状态，使第一输出节点530与第二输出节点 524隔离。因此，维持第一稳定化电容器532上的电荷导致第一致动电压612保持为高。
[0098] 在时间丨7处，更新阶段以第二致动互连件542上的第二致动电压610降低而结束。 因此，第二充电晶体管536的栅极端子电压降低。此引起第二充电晶体管536切换为关闭 状态。此外，第三放电晶体管538的源极端子（其接收第二致动电压610)也降低。当第三 放电晶体管538的栅极为高时，第三放电晶体管538切换为开启状态。因此，第二稳定化电 容器540放电。因此，第二输出节点524上的第二致动电压612被拉低。
[0099] 因此，在第二寻址循环^的致动阶段期间，供应到光调制器502的第一致动器516 的第一致动电压为高，而提供到第二致动器522的第二致动电压614为低。因此，致动第一 致动器516而并未致动第二致动器522。当致动光调制器502的第一致动器522时，光调制 器502处于关闭状态中。即，光调制器502并不容许来自背光的光通向显示设备的正面。
[0100] 图5展示示范性控制矩阵800的示意图。控制矩阵800适用于控制并入到图IA 的基于MEMS的显示设备100中的光调制器。控制矩阵800可寻址像素802阵列。每一像 素802可包含光调制器804,例如图2A和2B的双致动器快门组合件400。每一像素802还 可包含像素电路806,例如图3的像素电路500。虽然图5展示具有仅两个像素802行和两 个像素802列的控制矩阵，但应理解控制矩阵800可包