体管T9的控制端连接，第三电容C3的第一端与第一电平信号端VG1连接、第二端分别与第八晶体管T8的控制端和第九晶体管T9的控制端连接。第三电容C3的第二端为第五控制节点N5。
[0128]在上述技术方案的基础上，可选设置第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第^^一晶体管T11、第十三晶体管T13和第十四晶体管T14均为P型晶体管。相应的设置第一电平信号为高电平信号VGH、第二电平信号为低电平信号VGL。
[0129]参考图7b所示，为本发明第五实施例提供的一种移位寄存器的时序示意图。图7b所述时序图为图7a所示移位寄存器的时序图。
[0130]在t4时段，CKB变为高电平，则CKB控制晶体管T10截止，节点N5保持t3时刻的低电位，则晶体管T8、T9导通，第一输出电路200导通，节点N3保持高电平，移位寄存信号输出端OUT保持高电平，其他节点电位与图4b相同，在此不做赘述。在t5时段，CK为低电平，晶体管T6导通，节点N2下拉至低电平，晶体管T13导通，节点N3变低并控制晶体管Tl 1导通，节点N5在导通的晶体管T11输入端高电平的影响下置位高电平，其他节点电位与图4b相同，在此不做赘述。
[0131]图7b所述移位寄存器的时序图的其他时段的时序与图4b完全相同，在此不做赘述。
[0132]如上所述，移位寄存信号输出端OUT不受干扰或其他外部影响，因此移位寄存信号输出端OUT输出信号稳定，移位寄存器的性能也相对稳定，避免出现图3a?图6所示移位寄存器输出性能不稳定的缺陷。
[0133]在上述方案的基础上，还可选地设置第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第^^一晶体管T11、第十三晶体管T13和第十四晶体管T14均为N型晶体管。相应的设置第一电平信号为低电平信号VGL、第二电平信号为高电平信号VGH。
[0134]参考图8a所示，为本发明第六实施例提供的一种移位寄存器的示意图。该移位寄存器与图2所示移位寄存器的区别在于，第一输出电路200还包括第三控制输入端，第三控制输入端与第一控制节点N1或第二控制节点N2连接。
[0135]具体地，控制电路100的第一控制输入端与第一时钟信号端CK连接，其第二控制输入端与第二时钟信号端CKB连接，其移位寄存信号输入端IN与上级移位寄存器的移位寄存信号输出端连接，其第一信号输入端与第一电平信号端VG1连接，其第二信号输入端与第二电平信号端VG2连接，其第一信号输出端与第一控制节点N1连接，其第二信号输出端与第二控制节点N2连接。
[0136]第一输出电路200的第一控制输入端与第一控制节点N1连接，其第二控制输入端与第二时钟信号端CKB连接，其信号输入端与第一电平信号端VG1连接，其信号输出端与第三控制节点N3连接，其移位寄存信号输出端OUT与次级移位寄存器的移位寄存信号输入端连接，其第三控制输入端与第一控制节点N1或第二控制节点N2连接。
[0137]第二输出电路300的第一控制输入端与第二控制节点N2连接，其第二控制输入端与第一时钟信号端CK或第二时钟信号端CKB连接，其信号输入端与第二电平信号端VG2连接，其信号输出端与第三控制节点N3连接，其移位寄存信号输出端OUT与次级移位寄存器的移位寄存信号输入端连接。
[0138]本实施例的技术方案适用于提高移位寄存器稳定性的情况。
[0139]在图8a所述移位寄存器的基础上，图8b所示移位寄存器包括控制电路100、第一输出电路200和第二输出电路300。
[0140]其中，控制电路100包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第一电容C1和第二电容C2。第二输出电路300包括:第十三晶体管T13、第十四晶体管T14、第四电容C4和第五电容C5。图8b所示控制电路100和第二输出电路300的结构与图4a所示控制电路100和第二输出电路300的结构相同，具体连接关系和控制过程在此不做赘述。
[0141]需要说明的是，图7a所示移位寄存器，在t5时段的起始时刻，会出现竞争，影响器件的性能。具体地，可能出现以下情况进行竞争:情况一、节点N5为低电平控制晶体管T8、T9导通，节点N3为高电平，移位寄存信号输出端OUT置位高电平，次级移位寄存器被持续触发处于不正常工作状态；情况二、CK变为低电平控制晶体管T6导通，节点N2置位低电位，晶体管T13导通，节点N3置位低电平控制晶体管T14和T11导通，节点N5藉由晶体管T11的导通由低电平置位高电平，移位寄存信号输出端OUT输出低电平，次级移位寄存器未被触发正常工作。当晶体管T6、T8、T13的宽长比搭配不当，则可能出现情况一和情况二之间的严重竞争现象，节点Ν5瞬态的电位变化可能导致移位寄存器无法正常工作，器件稳定性降低，影响器件的性能和传输。
[0142]为了解决图7a所示移位寄存器的问题，图8b所示移位寄存器的第一输出电路200的结构与图3a?图7a不同，图8b所示第一输出电路200包括第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十二晶体管T12和第三电容C3。
[0143]具体地，第十二晶体管T12的控制端与第一控制节点N1或第二控制节点N2连接、输入端与第一电平信号端VG1连接、输出端分别与第八晶体管T8的控制端和第九晶体管T9的控制端连接，第七晶体管T7的控制端与第一控制节点N1连接、输入端与第二时钟信号端CKB连接、输出端与第十晶体管T10的输入端连接，第十晶体管T10的控制端与第二时钟信号端CKB连接、输出端分别与第八晶体管T8的控制端和第九晶体管T9的控制端连接，第八晶体管T8的输入端与第一电平信号端VG1连接、输出端与第三控制节点N3连接，第九晶体管T9的输入端与第一电平信号端VG1连接、输出端作为移位寄存信号输出端OUT与次级移位寄存器的移位寄存信号输入端连接，第三电容C3的第一端与第一电平信号端VG1连接、第二端分别与第八晶体管T8的控制端和第九晶体管T9的控制端连接。设置第三电容C3的第二端为第五控制节点N5。
[0144]在上述方案的基础上，还可选地设置第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十二晶体管T12、第十三晶体管T13和第十四晶体管T14均为P型晶体管。相应的设置第一电平信号为低电平信号VGH、第二电平信号为高电平信号VGL。
[0145]图8b所示移位寄存器，以第十二晶体管T12的控制端连接第一控制节点N1为例描述该移位寄存器的t5时段工作过程。
[0146]在t5时段，第一控制节点N1保持低电平并控制晶体管T12导通，节点N5置位高电平并控制晶体管T8、T9截止，第一输出电路200截止；CK置位低电平并控制晶体管T6导通，第二控制节点N2置位低电平并控制晶体管T13导通，节点N3置位低电平并控制晶体管T14导通，第二输出电路300导通，移位寄存信号输出端OUT输出低电平信号。
[0147]不论晶体管T6、T8、T13的宽长比比例如何，在第一控制节点N1的控制下，晶体管T12导通，节点N5在t5时段的时段始终保持高电平，不会与N2产生竞争现象，图8b所示移位寄存器避免了图7a所示移位寄存器的问题。
[0148]图8b所示移位寄存器，以第十二晶体管T12的控制端连接第二控制节点N2为例描述该移位寄存器的t5时段工作过程。
[0149]在t5时段，CK置位低电平并控制晶体管T6导通，第二控制节点N2由高电位下拉至低电位后控制晶体管T12和T13同时导通，节点N5置位高电平并控制晶体管T8、T9截止，第一输出电路200截止，节点N3置位低电平并控制晶体管T14导通，第二输出电路300导通，移位寄存信号输出端OUT输出低电平信号。
[0150]不论晶体管T6、T8、T13的宽长比比例如何，在第二控制节点N2的控制下，晶体管T12导通，节点N5在t5时段的时段时钟保持高电平，不会与N2产生竞争现象，图8b所示移位寄存器避免了图7a所示移位寄存器的问题。
[0151]如上所述，图8b所示移位寄存器的晶体管T6、T8、T13的宽长比搭配不当，在第二控制节点N2或第一控制节点N1的控制下，在t5时段第十二晶体管T12始终导通，那么节点N5保持高电平，因此不会出现竞争现象，相应的，器件的稳定性提高，性能和传输特性均良好。图8b所示移位寄存器的时序图的其他时段的时序与图7a所示移位寄存器的时序图相同，在此不再图示。
[0152]在上述方案的基础上，还可选地设置第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十二晶体管T12、第十三晶体管T13和第十四晶体管T14均为N型晶体管。相应的设置第一电平信号为低电平信号VGL、第二电平信号为高电平信号VGH。
[0153]本发明各个实施例提供的移位寄存器，其控制电路100控制第一输出电路200导通，以将第一电平信号端传输的第一电平信号输出至次级移位寄存器，或者控制电路100控制第二输出电路300导通，以将第二电平信号端传输的第二电平信号输出至次级移位寄存器，使次级移位寄存器正常工作。本发明提供的移位寄存器的稳定性好、传输性能优异、工作稳定、性能良好，解决了现有技术中移位寄存器稳定性差、工作不稳定的情况。
[0154]本发明实施例还提供一种移位寄存电路，该移位寄存电路包括级联的如上述任意实施例所述的移位寄存器，其中，上级移位寄存器的移位寄存信号输出端OUT与下一级移位寄存器的移位寄存信号输入端IN连接。
[0155]本发明实施例还提供一种显示装置，该显示装置包括如上所述的移位寄存电路。可选的该显示装置为有源矩阵有机发光二极体(Active-matrix organic light emittingd1de，AMOLED)显示装置。
[0156]注意，上述仅为本发明的较佳实施例及所运用技术原理。