方案中，从时间t至时间t+1的转变可由触发信号403控制。触发信号403可 为时钟信号且从时间t至时间t+Ι的转变可发生在时钟信号的上升沿处。因此，DFF电路 400可以规则反复间隔输出新存储值。在一些其它实施方案中，触发信号可为未必以规则间 隔出现的具有上升沿的另一数字信号。更具体地说，当在时间t处数据信号402在触发信 号403的上升沿处为数字值Qt(S卩，逻辑1或0)时，DFF电路400存储反相器电路200a的 输出224a处的数据信号402的值Qt的反相。由反相器200a输出的值还为至反相器电路 200b的输入。因此，输出值存储于包含反相器电路200a和200b的反相器环路491中。关 于触发信号403的后续循环，在时间t+Ι处，反相器电路200a的输出224a处的值（S卩，输 入值Qt的反相）施加到反相器电路200c的输入220c。反相器电路200c使此值反相，使得 Qt的原始值存在于反相器电路200c的输出224c处。反相器电路200c的输出224c处的值 变成输出信号404。因此，DFF电路400输出值Qt+1作为等于逻辑值Qt的输出信号404。输 出信号404的值持续保持同一值，直到新值之后的一个触发信号循环加载至DFF电路400 中。
[0068] 如上文所指示，触发信号403充当DFF电路400的启用输入。也就是说，触发信号 403使得DFF电路400能够锁存对应于数据信号402的电压的新数据值。更具体地说，当触 发信号403为逻辑1 (且因此触发'信号405为逻辑0)时，晶体管406接通且晶体管408断 开。数据信号402的逻辑值Qt因此提交至反相器200a的输入220a。反相器电路200a与 反相器电路200b交叉耦合以形成第一反相器环路491。因此，数据信号402的值Qt在触发 信号403转换为逻辑0之后存储于第一反相器环路491中，且反相器200a的输入220a与 数据信号402分离。
[0069] 触发信号403从逻辑0至逻辑1的变化与触发'信号405从逻辑1至逻辑0的变 化一致。此时，晶体管408接通且晶体管406断开。存储于第一反相器环路491中的数据 值Qt传送至反相器200c的输入220c(作为Qt的反相）。反相器200c与反相器200d交叉 耦合以形成第二反相器环路492。数据值Qt因此存储在第二反相器环路492上，在其之后 一个触发信号403循环存在于数据信号402上。第二反相器环路耦合到输出404。
[0070] 在一些实施方案中，触发信号403为在对应于逻辑1和逻辑0的电压之间以规则 间隔振荡的时钟信号。在一些实施方案中，对应于逻辑1的电压在施加到晶体管406和408 的相应栅极时足以接通晶体管406和408。在一些其它实施方案中，触发信号403为（例 如）响应于一或多个逻辑操作而以不规则间隔更改状态的数字信号。施加到晶体管408的 栅极的触发'信号405为施加到晶体管406的栅极的触发信号403的反相。因此，当触发 信号403为逻辑1时，触发'信号405为逻辑0。类似地，当触发信号403为逻辑0时，触 发'信号405为逻辑1。在一些实施方案中，触发'信号405可通过将触发信号403施加到 反相器电路（例如图2中所展示的反相器电路200)来产生。
[0071] 在一些实施方案中，晶体管406和408为η型晶体管。举例来说，晶体管406和 408可与图2中所展示的晶体管202、204、206、208及210类似。因此，用于构建0??电路 400的全部晶体管可包含IGZ0电路。DFF电路400可用于电子显示器中。在一些实施方案 中，DFF电路400可在用于制作用于控制电子显示器的显示元件的电路的同一制造过程中 制作。
[0072] 图2中所展示的反相器电路200可用于实施电子显示器的驱动器。行驱动器可用 于与列驱动器连接以将图像数据加载至显示器中。举例来说，显示器可包含布置成行及列 的像素的二维阵列。图像可通过控制由每一像素显示的亮度或色彩而形成。
[0073] 在一些实施方案中，像素的亮度可通过改变对应于像素的快门组合件的位置来改 变。列驱动器可耦合到多个数据互连件，所述数据互连件中的每一者耦合到电子显示器的 对应列中的像素。行驱动器可耦合到多个扫描线互连件，所述扫描线互连件中的每一者连 接至显示器的对应行中的像素。通过将电压施用至给定扫描线互连件，行驱动器可使得一 行像素能够接受对应于由列驱动器施加到数据互连件的图像数据的信号。
[0074] 为产生图像，对应于图像的数据以逐行方式加载至显示器的每一像素中。举例来 说，行驱动器可通过将启用信号施加到对应于第一行的扫描线互连件来启用第一行像素。 列驱动器可随后通过在每一数据互连件上施加适当电压而将图像数据加载至启用的第一 行的每一像素中。在一些实施方案中，由列驱动器施加的电压对应于每一像素的快门组合 件的所需位置。在全部图像数据已加载至第一行中之后，行驱动器可停用第一行且启用第 二行。列驱动器可随后将图像数据加载至第二启用行中。此过程可重复，直到显示器中的 每一像素已从列驱动器接收图像数据。下文结合图5A和5B描述使用与图2中所展示的反 相器电路200类似的反相器电路、图3中所展示的缓冲器电路300及图4中所展示的DFF 电路400形成的实例行和列驱动器的进一步实施方案。
[0075] 图5A展示有源矩阵显示器的实例行驱动器500的框图。在一些实施方案中，行驱 动器500可通过将电压施加到代表显示元件的晶体管的栅极来寻址显示器中的元件。行驱 动器500使用图3中所展示的缓冲器电路300和图4中所展示的DFF电路400实施。行 驱动器500包含多个DFF电路^(^至400n (通常被称作DFF电路400)及多个缓冲器电路 3001至300n (通常被称作缓冲器电路300)。每一DFF电路400在其输出404处连接至相应 缓冲器电路300的输入302。共同触发信号503 (与关于图4所描述的触发信号403类似） 并联连接至DFF电路^(^至400n中的每一者。第一DFF电路400i的输入402i耦合到可编 程输入信号。后续DFF电路4002至400 "的输入402 2至402n耦合到前述DFF电路400的输 出 404。
[0076] 行驱动器500可用于寻址电子显示器。如上文所描述，电子显示器可包含布置成 行和列的多个显示元件。每一显示元件的状态可由电压表示。为创建图像，图像数据被转 化成每一显示元件的相应电压。在一些实施方案中，电压可为表示逻辑1和〇的数字电压。
[0077] 列驱动器可存储对应于给定行中的每一显示元件的图像数据（例如，电压）。存储 的电压可加载至行中，且列驱动器随后可经编程以接收及存储对应于后续行中的每一显示 元件的图像数据。显示元件的数据值可因此逐行加载，直到在所有行中的每一显示元件已 填充。在一些实施方案中，列驱动器可通过将对应于图像数据的电压施加到耦合到显示元 件的晶体管的端子来将图像数据加载至显示元件中。
[0078] 行驱动器500可用于循序选择显示器的行，数据可由列驱动器加载至所述行中。 举例来说，当输入402i上的输入信号对应于逻辑1时，DFF电路400i在触发信号503的第 一上升沿处存储逻辑1，如上文结合图4所描述。DFF电路^(^随后在触发信号503的第二 上升沿处输出逻辑1。因为输出401耦合到缓冲器300i的输入302i，输出301处的电压还 对应于逻辑1，直到触发信号503的下一个上升沿（假设输入数据已改变）。输出30^1 的逻辑1可因此被用作启用信号，从而启用第一行中的显示元件以接收及响应于由列驱动 器输出的图像数据。输入信号402i可随后重置为逻辑0,DFF电路400i接着将其传送至输 出401，使得加载至第一行中的数据保持不变同时其它行中的显示元件被寻址。
[0079] 在一些实施方案中，触发信号503可为循环地反复信号，例如时钟信号。循环触 发信号503的上升沿将以规则反复间隔出现。输出401耦合到第二DFF电路400 2的输入 4022。因此，在触发信号503为循环的实施方案中，当输出401在触发信号503的第二循环 中（即，在触发信号503的第二上升沿处）变成逻辑1时，如上文所描述，此值由DFF电路 4002存储。第二DFF电路400 2的输出404 2因此在触发信号503的第三循环中转变为逻辑 1 (当第一DFF电路^(^返回到逻辑零时），且逻辑1存在于缓冲器电路300 2的输出304 2 处。输出3042使得第二行中的显示元件能够在触发信号503的第三循环期间从列驱动器接 收数据。在触发信号503的后续循环中，输入402 2接收对应于逻辑0的电压，因为至第一 DFF电路4004^输入已重置为0。因此，输出304 2返回到输出逻辑0,使得第二行存储已加 载的数据。
[0080] 此过程针对后续行重复，使得针对触发信号503的单一循环启用每一行。在一些 实施方案中，触发信号503可由控制器（例如图1B中所展示的控制器134)控制。同一触 发信号503还可用于控制列驱动器，以确保在行经启用以用于写入之前下一个有源行的图 像数据在列驱动器处可获得。因为DFF 及缓冲器电路3001至300"可在导电氧 化物（或其它薄膜）制造过程中使用η型晶体管制作，行驱动器500可与形成电子显示器 的底板的衬底上的显不兀件同时制造。
[0081] 图5Β展示图5Α中所展示的行驱动器500的电路图。行驱动器500包含两个 DFF400JP400 2 (通常被称作DFF400)及两个缓冲器电路300JP300 2 (通常被称作缓冲器 电路300)。虽然图5B中仅展示两个DFF400及两个缓冲器电路300,但其它实施方案中可 包含任何数目的DFF400和缓冲器电路300。举例来说，行驱动器500可包含用于其耦合到 的显示器的每一行的DFF电路400和缓冲器电路300。图5B中还展示列驱动器520及多 个快门组合件530a至530b(通常被称作快门组合件530)。在一些实施方案中，尤其对于 数字显示器，图5B中所展示的列驱动器520可使用与图3中所展示的缓冲器电路300及图 4中所展示的DFF电路400类似的缓冲器电路和DFF电路来实施。两个扫描线互连件54(^ 和5402 (通常被称作扫描线互连件540)以及两个数据互连件550JP550 2 (通常被称作数 据线互连件550)对应地耦合到行驱动器500和数据列驱动器520。扫描线互连件540和数 据互连件550还耦合到相应晶体管560 3至560d (通常被称作晶体管560)。快门组合件530 通过相应电容器5703至570d (通常被称作电容器570)耦合到晶体管560。
[0082] 行驱动器500和列驱动器520可一起使用以将图像数据加载至由快门组合件530 构成的电子显示器中。快门组合件530被布置