专利名称：阵列基板和具有该阵列基板的显示面板的制作方法
技术领域：
本发明涉及一种阵列基板和ー种具有该阵列基板的显示面板。更具体地讲，本发明涉及ー种具有提高的开ロ率和提高的透光率的阵列基板和ー种具有该阵列基板的显示面板。
背景技术：
为了在液晶显示(IXD)装置中实现宽的视角，已经开发了板内切換(IPS)模式IXD装置和边缘场切換(FFS)模式IXD装置。在IPS模式IXD装置中，像素电极和共电极形成在单个基板上，使得形成在这两个电极之间的水平电场(或横向电场)可以控制液晶指向矢。在IPS模式LCD装置中，液晶分子在与基板的取向层基本平行的平面内旋转。因此，当观众观看时，折射指数各向异性的差别小，当从剖视图来看时，液晶层包含具有彼此相反的两个旋转方向的液晶分子，这就补偿了光的相差，从而实现宽的视角。FFS模式LCD装置使用横向电场,在利用横向电场来使液晶分子取向的方式方面，FFS模式IXD装置与IPS模式IXD基本相同。然而，在FFS模式IXD装置中，像素电极和共电极形成在不同的层上，从而FFS模式LCD装置既利用水平电场又利用垂直电场来使液晶分子取向。FFS模式IXD装置利用垂直电场来使液晶分子取向，使得FFS模式IXD装置的透光率优于IPS模式LCD装置的透光率。此外，FFS模式LCD装置的液晶分子沿基本水平的方向移动，从而FFS模式IXD装置的视角与IPS模式IXD装置的视角基本相同。此外，FFS模式IXD装置的开ロ率优于IPS模式IXD装置的开ロ率。
发明内容
本发明提供一种具有提闻的开ロ率和提闻的透光率的阵列基板。本发明还提供ー种具有上述阵列基板的显示面板。在本发明的一方面，阵列基板包括栅极线、数据线、多个共电极、屏蔽电极和像素电极。栅极线在基础基板上沿第一方向延伸。数据线沿与第一方向交叉的第二方向延伸。共电极形成在基础基板的多个像素区域中。共电极彼此分开。屏蔽电极形成在数据线下方，并形成在彼此相邻的像素区域中形成的共电极之间。屏蔽电极接收与施加到共电极的电压相同的电压。像素电极与共电极叠置。像素电极具有多个形成在其上的开ロ。在本发明的另一方面，显示面板包括阵列基板和相对基板。阵列基板包括栅极线、数据线、多个共电极、屏蔽电极和像素电极。栅极线在基础基板上沿第一方向延伸。数据线沿与第一方向交叉的第二方向延伸。共电极形成在基础基板的多个像素区域中。共电极彼此分开。屏蔽电极形成在数据线下方，并形成在彼此相邻的像素区域中形成的共电极之间。屏蔽电极接收与施加到共电极的电压相同的电压。像素电极与共电极叠置。像素电极具有多个形成在其上的开ロ。相对基板结合到阵列基板。根据阵列基板和具有该阵列基板的显示面板，共电极图案的电场可以防止像素电极和数据线之间的耦合，从而可以将像素电极和数据线之间的距离最小化，因此可以提高开ロ率和透光率。
通过參考下面的结合附图考虑时的详细描述，本发明的上面的和其它优点将容易变得明显，其中图I是示出根据本发明一个实施例的显示面板的平面图；图2是沿图I中的Ι-Γ线截取的剖视图； 图3A至图3G是示出制造图2中的阵列基板的方法的剖视图和平面图；图4是示出根据本发明另ー实施例的阵列基板的平面图；图5是沿图4中的ΙΙ-ΙΓ线截取的剖视图；图6是示出根据本发明又一实施例的阵列基板的平面图；图7是沿图6中的ΙΙΙ-ΙΙΓ线截取的剖视图；图8A至图8C是示出根据本发明实施例制造的样品的显示面板的剖视图；图8D是示出根据传统技术的显示面板的剖视图。
具体实施例方式下文中，參照示出了本发明实施例的附图来更充分地描述本发明。然而，本发明可以以许多不同的形式来实施，并不应该被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并将把本发明的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，可夸大层和区域的尺寸和相对尺寸。应该理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”另一元件或层或者“结合到”另一元件或层时，它可以直接在另一元件或层上、直接连接到另一元件或层或者直接结合到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”另一元件或层或者“直接结合到”另一元件或层时，不存在中间元件或中间层。相同的标号始終表示相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和全部組合。应该理解的是，虽然术语第一、第二、第三等可以在这里用来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅是用来将ー个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。为了描述方便，在这里可以使用空间相对术语，诸如“在......之
下”“在......下方”、“下面的”、“在......上方”、“上面的”等来描述如附图中示出的一
个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包括除附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后被定位为“在”其它元件或特
征“上方”。因此，示例性术语“在......下方”可以包括“在......上方”和“在......下
方”两个方位。可将装置另外定位(旋转90度或处于其它方位)，并相应地解释这里使用的空间相对描述符。这里使用的术语只是出于描述具体实施例的目的，而不意在成为本发明的限制。除非上下文另外清楚地指出，否则这里所使用的単数形式也意在包括复数形式。还应该理解的是，当术语“包括”和/或“包含”在本说明书中使用时，表明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加ー个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。在这里參照作为本发明的理想化的实施例(和中间结构)的示意图的剖视图来描述本发明的实施例。这样，将预料到例如由制造技术和/或公差造成的示图的形状变化。因
此，本发明的实施例不应该被理解为限于这里示出的区域的具体形状，而是将包括例如由制造造成的形状上的偏差。例如，示出为矩形的注入区通常会在其边缘处具有倒圆的或者弯曲的特征和/或具有注入浓度梯度，而不是从注入区到非注入区的ニ元变化。同样，由注入形成的埋区会导致在埋区和发生注入的表面之间的区域中的ー些注入。因此，附图中示出的区域本质上是示意性的，它们的形状不意在示出装置的区域的真实形状，并不意在限制本发明的范围。除非另外限定，否则这里使用的所有术语(包括技术术语和科学术语)的意思与本发明所属领域的普通技术人员通常理解的意思相同。还应该理解的是，除非这里明确定义，否则术语(诸如那些在通用字典里定义的术语)应该被解释为其意思与相关领域上下文中它们的意思一致，并且将不以理想化或过于正式的含义来解释它们的意思。下文中，将參照附图来详细描述本发明。实施例I图I是示出根据本发明实施例I的显示面板的平面图。图2是沿图I中的Ι-Γ线截取的剖视图。參照图I和图2,显不面板包括阵列基板110a、相对基板200和置于阵列基板IlOa和相对基板200之间的液晶层300。阵列基板IOOa包括第一基础基板101。第一基础基板101包含诸如玻璃的光学透明且不导电的材料。在第一基础基板101中了限定多个像素区域。沿第一方向“X”延伸的多条栅极线GLn-I和GLn以及沿与第一方向“X”交叉的第二方向“Y”延伸的多条数据线DLm和DLm+1形成在第一基础基板101上。开关元件、像素电极和共电极形成在每个像素区域中。这里“η”和“m”是自然数。例如，开关元件TR、像素电极PEl和共电极图案CEPn可以形成在像素区域Pl中。开关元件TR电连接到第(η)栅极线GLn和第(m)数据线DLm，像素电极PE电连接到开关元件TR。第(η)共电极图案CEPn与像素电极PE叠置并形成在像素电极PE下方。开关元件TR包括栅电极GE，从第(η)栅极线GLn延伸；源电极SE，从第(m)数据线DLm延伸；漏电极DE，与源电极SE分开，通过沟道部件140a电连接到源电极SE。第(η)栅极线GLn和栅电极GE是通过将第一金属层图案化而形成的第一金属图案。栅极绝缘层130形成在栅极线GL和栅电极GE上。沟道部件140a包括半导体层141和形成在半导体层141上的欧姆接触层142。半导体层141包含非晶硅。欧姆接触层142包含以高浓度掺杂η+离子的非晶硅。第(m)数据线DLm、源电极SE和漏电极DE是通过将第二金属层图案化而形成的第二金属图案。像素电极PE通过第一接触孔Hl电连接到开关元件TR的漏电极DE。S卩，具有形成在其上的第一接触孔Hl的钝化膜160形成在开关元件TR上。像素电极PE具有形成在其上的多个开ロ 0P。开ロ OP可以彼此分开。在这个实施例中，沿第一方向“X”以V形形成开ロ 0P。可选择地，开ロ OP可以具有其它形状，诸如沿第二方向“Y”的V形。可选择地，可以沿与第一方向“ X”和第二方向“ Y”平行的方向形成穿过像素电极PE的开ロ 0P。第(η)共电极图案CEPn形成在像素区域Pl和P2中，其中，像素区域Pl和P2沿第一方向“X”布置以与第一像素电极PEl和第二像素电极ΡΕ2叠置。第(η)共电极图案CEPn与第(η)栅极线GLn平行地形成。第(η_1)共电极图案CEPn-I与第(η_1)栅极线GLn-I平行地形成以与电连接到第(η-i)栅极线GLn-I的像素电极(未示出)叠置。结果，沿第二方向“ Y”延伸的数据线DLm和DLm+1被形成为与第(η)共电极图案CEPn交叉。第(η)共电极图案CEPn的与数据线DLm和DLm+1交叉的部分可以用作屏蔽电极SDE。 可以将相同电平的电压施加到屏蔽电极和共电极图案。在屏蔽电极SDE处形成的电场可以防止第(m)数据线DLm和像素电极PE之间的耦合，从而可以减小第(m)数据线DLm和第一像素电极PEl之间的耦合电容。因此，第一像素电极PEl延伸到与第(m)数据线DLm相邻的区域，从而可以提高显示面板的开ロ率。第(η)共电极图案CEPn和第(η_1)共电极图案CEPn-I电连接到多个桥电极BE。每个桥电极BE通过第二接触孔Η2和Η3与共电极图案CEPn和CEPn-I接触，其中，穿过栅极绝缘层130和钝化膜160形成第二接触孔Η2和Η3。栅极绝缘层130和钝化膜160形成在第(η)共电极图案CEPn和第一像素电极PEl之间。当将电压施加到第(η)共电极图案CEPn和第一像素电极PEl时，产生垂直电场和水平电场。因此，通过垂直电场和水平电场来调节液晶分子的取向角度，从而可以控制透光率。开关元件、共电极图案和像素电极形分别形成在多个像素区域Ρ2、Ρ3和Ρ4中。相对基板200包括第二基础基板201、形成在第二基础基板201上的光阻挡图案210和与像素区域对应的滤色器230。第二基础基板201可以包含光学透明材料，诸如为玻
璃基底。光阻挡图案210与栅极线GLn-I和GLn和数据线DLm和DLm+1对应地形成在第二基础基板201上。可以去除与形成有数据线DLm和DLm+1的区域对应的光阻挡图案210。当共电极图案CEPn-I和CEPn形成在数据线DLm和DLm+1下方时，可以通过共电极图案CEPn-I和CEPn来屏蔽从第一基础基板101的后表面入射的光。因此，可以去除与数据线DLm和DLm+1对应的光阻挡图案210。与阵列基板IOOa的每个像素区域对应地形成滤色器230。滤色器230可以包括红滤色器、绿滤色器和蓝滤色器。图3A至图3G是示出制造图2中的阵列基板的方法的剖视图和平面图。參照图I和图3A,在基础基板101上形成第一透明导电层110。第一透明导电层110可以包含诸如氧化铟锡(ITO)、氧化铟锌(IZO)、非晶氧化铟锡(a-ITO)等的光学透明且导电的材料。使用光致抗蚀剂图案将第一透明导电层110图案化，以形成沿第一方向“X”延伸的多个共电极图案CEPn-I和CEPn。參照图3B,阵列基板IOOa包括显示区域DA和外围区域PA,显示区域DA具有限定在其上的多个像素区域，外围区域PA围绕显示区域PA。在沿第一方向“ X”在显示区域DA
上布置的像素区域上形成共电极图案CEPl、CEP2、.......CEPn-I和CEPn。通过使用下面
的制造エ艺在沿第一方向“ X”布置的像素区域上形成电连接到预定的栅极线的多个像素电扱。參照图I和图3C，在具有共电极图案CEPn-I和CEPn的基础基板101上形成第一 金属层(未示出)。第一金属层可以包含诸如铝(Al)、铝合金等的铝系金属、诸如钥(Mo)、钥合金等的钥系金属以及包含铬(Cr)、钽(Ta)、钛(Ti)、钨(W)、银(Ag)、铜(Cu)、它们的合金等的金属。第一金属层可以包括单层结构或多层结构。在一个示例中，第一金属层可以包含钥(Mo)、钥钽(MoTa)、钥钨(MoW)和铝镍(AlNi)。在另ー示例中，第一金属层可以包含钥(Mo)和随后形成在钥(Mo)上的铝(Al)。在又一示例中，第一金属层可以包含钛(Ti)和随后形成在钛(Ti)上的铝(Al)。在再一示例中，第一金属层可以包含钥(Mo)、随后形成在钥(Mo)上的铝(Al)和随后形成在铝(Al)上的钥(Mo)。利用光致抗蚀剂图案将第一金属层图案化，以形成第一金属图案。第一金属图案包括栅极线GLn-I和GLn以及开关元件TR的栅电极GE。在具有第一金属图案的基础基板101上形成栅极绝缘层130。參照图3D，第一金属图案可以包括桥线BL。桥线BL沿与第一方向“X”交叉的第
二方向“ Y”延伸以与共电极图案CEPl、CEP2........CEPn-I和CEPn的边缘部分接触，其
中“ η ”是自然数。将共电压通过桥线BL施加到共电极图案CEPI、CEP2........CEPn-1和
CEPn0在这个实施例中，由第一金属层形成桥线BL。可选择地，可以由下面描述的第二金属层形成桥线BL。此外，可以由形成第一像素电极PEl的第二透明导电层形成桥线BL。參照图I和图3Ε，在具有栅极绝缘层130的基础基板101上形成沟道层(未示出)，并利用光致抗蚀剂图案将沟道层图案化，以形成岛状开关元件TR的沟道部件140a。沟道层包括半导体层141和形成在半导体层141上的欧姆接触层142。半导体层141包含非晶硅。欧姆接触层142包含以高浓度度掺杂η+离子的非晶硅。在具有沟道部件140a的基础基板101上形成第二金属层150。第二金属层150可以包含诸如铝(Al)、铝合金等的铝系金属、诸如钥(Mo)、钥合金等的钥系金属以及包含铬(Cr)、钽(Ta)、钛(Ti)、钨(W)、银(Ag)、铜(Cu)、它们的合金等的金属。第二金属层150可以包括单层结构或多层结构。在一个示例中，第二金属层150可以包含钥(Mo)、钥钽(MoTa)、钥钨(MoW)和铝镍(AlNi)。在另ー示例中，第二金属层150可以包含钥(Mo)和随后形成在钥(Mo)上的铝(Al)。在又一示例中，第二金属层150可以包含钛(Ti)和随后形成在钛(Ti)上的铝(Al)。在再一示例中，第二金属层150可以包含钥(Mo)、随后形成在钥(Mo)上的铝(Al)和随后形成在铝(Al)上的钥(Mo)。利用光致抗蚀剂将第二金属层150图案化，以形成第二金属图案。第二金属图案包括多条数据线DLm和DLm+1以及开关元件TR的源电极SE和漏电极DE。然后，利用源电极SE和漏电极DE去除欧姆接触层142，以形成开关元件TR的沟道区域。參照图I和图3F，在具有第二金属图案的基础基板101上形成钝化膜160。蚀刻钝化膜160以形成暴露源电极DE的第一接触孔Hl。蚀刻钝化膜160和栅极绝缘层130以形成分别暴露第(η)共电极图案CEPn和第(η_1)共电极图案CEPn-I的第二接触孔Η2和第三接触孔Η3。然后，在具有第一接触孔Η1、第二接触孔Η2和第三接触孔Η3的基础基板101上形成第二透明导电层(未示出)。第二透明导电层可以包含诸如氧化铟锡(ITO)、氧化铟锌(IZO)、非晶氧化铟锡(a-ITO)等的光学透明且导电的材料。
利用光致抗蚀剂图案将第二透明导电层图案化，以形成透明电极图案。透明电极图案包括第一像素电极PEl和桥电极BE。在第一像素区域Pl中形成第一像素电极PE1，其中，第一像素电极PEl具有形成在其上的多个开ロ 0P。第一像素电极PEl通过第一接触孔Hl电连接到漏电极DE。如图3G中所示，桥电极BE通过第二接触孔H2和第三接触孔H3与第(η)共电极图案CEPn和第(η-i)共电极图案CEPn-I接触。下文中，相同的标号将用于表不与那些在实施例I中描述的组件相同的组件，并将仅提供对它们的简要描述。实施例2图4是示出根据本发明实施例2的阵列基板的平面图。图5是沿图4中的II-II'线截取的剖视图。參照图4和图5，阵列基板IOOb包括多条栅极线GLn-I和GLn、多条数据线DLm和DLm+1、多个共电极图案CEPn-I和CEPn、屏蔽电极SDE、开关元件TR、像素电极PE和桥电极BE。栅极线GLn-I和GLn沿第一方向“X”延伸。数据线DLm和DLm+1沿与第一方向“X”交叉的第二方向“Y”延伸。在数据线DLm和DLm+1下方形成沟道图案140c。沟道图案140c包括半导体层。在沿第一方向“X”布置的像素区域Pl和P2中形成共电极图案CEPn。由共电极图案CEP产生的电场可以防止数据线DLm和第一像素电极PEl之间的耦合，以减小数据线DLm和第一像素电极PEl之间的耦合电容。因此，第一像素电极PEl延伸到与数据线DLm相邻的区域，以提闻阵列基板的开ロ率。屏蔽电极SDE分别形成在共电极图案CEPn-I和CEPn与数据线DLm和DLm+1之间，并与数据线DLm和DLm+1叠置。可以将相同电平的电压施加到屏蔽电极和共电极图案。屏蔽电极SDE可以阻挡通过基础基板101的后表面入射的光。因此，可以防止将光施加到形成在数据线DLm和DLm+1下方的沟道图案140c。例如，当使用闪烁方法以预定的周期将光提供到阵列基板IOOb时，光电流可以流过沟道图案140c，从而在显示面板中产生瀑布现象。因此，屏蔽电极SDE可以阻挡入射到沟道图案140c的光，从而可以防止瀑布现象。屏蔽电极SDE可以包含光学不透明材料。例如，可以由形成栅极线GLn-I和GLn的栅极金属层形成屏蔽电极SDE。屏蔽电极SDE可以防止第一像素电极PEl和第二像素电极PE2之间的漏光。因此，可以不在面对阵列基板IOOb的相对基板上与数据线DLm和DLm+1对应的区域中形成光阻
挡图案。开关元件TR包括栅电极GE，连接到第(η)栅极线GLn ;源电极SE，连接到第(m) 数据线DLm ;漏电极DE，与源电极SE分开，通过沟道部件140b连接到源电极SE。沟道部件 140b形成在源电极SE和漏电极DE下方。第一像素电极PEl具有形成在其上的多个开口 0P。例如，开口 OP可以彼此分开。 在这个实施例中，沿第一方向“X”以V形形成开口 0P。可选择地，开口 OP可以具有其它形状，诸如沿第二方向“Y”的V形。可选择地，可以沿与第一方向“X”和第二方向“Y”平行的方向形成开口 0P。桥电极BE与彼此分开的共电极图案CEPn-I和CEPn电接触。可以将结合到实施例I的阵列基板IOOa的相对基板200应用到实施例2的显示面板，并将省略关于上面的元件的进一步说明。下文中，将参照附图3A至3G和图5来描述制造根据实施例2的阵列基板IOOb的 方法。参照图3A和图3B，在沿第一方向布置在第一基础基板101上的像素区域中形成多个共电极图案CEPn-I和CEPn。在如图3C中所示的制造第一金属图案的工艺中，形成屏蔽电极SDE。在如图3E中所示的制造第二金属图案的工艺中，通过一个掩模将沟道层141和 142以及第二金属层150图案化。例如，可以在具有第一金属层的第一基础基板101上顺序沉积沟道层141和142以及第二金属层150。然后，通过光致抗蚀剂图案作为掩模同时地将沟道层141和142以及第二金属层150图案化，以形成第二金属图案。第二金属图案包括沟道图案。即，在开关元件TR的源电极SE和漏电极DE下方形成沟道部件140b，在数据线 DLm和DLm+1下方形成沟道图案140c。可选择地,在制造第二金属图案的工艺中，可以通过与制造实施例I的阵列基底的方法中描述的掩模不同的掩模将沟道层和第二金属层图案化。然后，形成像素电极PE和桥电极BE的工艺可以与图3F和图3G的描述中的工艺基本相同。实施例3图6是示出根据本发明实施例3的阵列基板的平面图。图7是沿图6中的 IH-Iir线截取的剖视图。参照图6和图7，阵列基板IOOc包括多条栅极线GLn-I和GLn、多条数据线DLm和 DLm+1、第一开关元件TR1、第二开关元件TR2、第一像素电极PE1、第二像素电极PE2、第一共电极CEl、第二共电极CE2、屏蔽电极SDE和桥电极BE。第一开关元件TRl电连接到第(η)栅极线GLn、第(m)数据线DLm和第一像素电极 PE1。第一共电极CEl形成在第一像素电极PEl下方，以在形成第一像素电极PEl的区域中与第一像素电极PEl叠置。第二开关元件TR2电连接到第(η)栅极线GLn、第(m+1)数据线DLm+1和第二像素电极PE2。第二共电极CE2形成在第二像素电极PE2下方，以在形成有第二像素电极PE2 的区域中与第二像素电极PE2叠置。
屏蔽电极SDE形成在数据线DLm和DLm+1下方，以电接触彼此相邻的第一共电极 CEl和第二共电极CE2。可以将相同电平的电压施加到屏蔽电极和共电极。在屏蔽电极SDE 处形成的电场可以防止第(m)数据线DLm和像素电极PE之间的耦合，从而可以减小第(m) 数据线DLm和像素电极PE之间的耦合电容。因此，第一像素电极PEl和第二像素电极PE2 延伸到与数据线DL相邻的区域，从而可以提高显示面板的开口率。屏蔽电极SDE阻挡从基板基底101的后表面入射的光，以防止产生瀑布现象。此夕卜，可以通过屏蔽电极SDE来阻挡第一像素电极PEl和第二像素电极PE2之间的漏光。可以从面对阵列基板IOOc的相对基板中与数据线DLm和DLm+1对应的区域去除光阻挡图案。 屏蔽电极SDE可以包含光学不透明材料。例如，可以由形成栅极线GLn-I和GLn的栅极金属层形成屏蔽电极SDE。可以将结合到实施例I的阵列基板IOOa的相对基板200应用到实施例3的显示面板，并将省略关于上面的元件的进一步说明。下文中，将参照图3A至图3G和图7来详细描述制造根据实施例3的阵列基板IOOc 的方法。参照图3A和图7，可以在第一基础基板101上形成光学不透明且导电的层，利用光致抗蚀剂图案作为掩模在像素区域Pl和P2中分别形成第一共电极CEl和第二共电极CE2。然后，在如图3C中所示的制造第一金属图案的工艺中，形成电连接到沿第一方向布置的像素区域Pl和P2的屏 蔽电极SDE。可以通过如在实施例2中描述的形成工艺在具有屏蔽电极SDE的第一基础基板 101上形成第二金属图案和像素电极PE。可选择地，可以通过如在实施例I中描述的形成工艺来形成第二金属图案和像素电极PE。图8A至图8C是示出根据本发明实施例制造的样品的显示面板的剖视图。图8A是示出根据本发明一个实施例制造的第一样品的显示面板的剖视图。参照图8A，在根据第一样品的阵列基板IOOa的像素区域中形成共电极图案CEP，在共电极图案 CEP上形成数据线DL。在像素区域中形成第一像素电极PEl和第二像素电极PE2，以与数据线DL分开。详细地讲，数据线DL与第一像素电极PEl分开大约2. O μ m，数据线DL与第二像素电极PE2分开大约2. O μ m。即，为了通过共电极图案CEP来减小第一像素电极PEl和第二像素电极PE2之间的耦合，数据线DL和第一像素电极PEl之间的距离为大约2. O μ m， 数据线DL和第二像素电极PE2之间的距离为大约2. O μ m。由于数据线DL与第一像素电极PEl和第二像素电极PE2之间的距离均为大约 2. O μ m，所以在相对基板上形成光阻挡图案210以与第一像素电极PEl和第二像素电极 PE2的边缘叠置大约2. 5μπι，以阻挡从间隔区域的漏光。光阻挡图案210的宽度为大约 13. 5 μ m0图SB是示出根据本发明另一实施例制造的第二样品的显示面板的剖视图。参照图8B，在第二样品的阵列基板IOOb上形成共电极图案CEP，在共电极图案CEP上形成屏蔽电极SDE，并在屏蔽电极SDE上形成数据线DL。然后，在像素区域中形成第一像素电极PEl和第二像素电极PE2，以与数据线DL分开。详细地讲，数据线DL与第一像素电极PEl分开大约2. O μ m，数据线DL与第二像素电极PE2分开大约2. Ομπι。即，为了通过共电极图案CEP来减小第一像素电极PEl和第二像素电极PE2之间的耦合，与第一样品相同，数据线DL和第一像素电极PEl之间的距离为大约2. O μ m,数据线DL和第二像素电极PE2之间的距离为大约2. O μ m。光阻挡图案210的宽度为大约13. 5μπι。图SC是示出根据本发明又一实施例制造的第三样品的显示面板的剖视图。参照图8C，在根据第三样品的阵列基板IOOc的像素区域中独立地形成共电极CEl和CE2。在第一共电极CEl和第二共电极CE2的间隔区域中形成屏蔽电极SDE。屏蔽电极SDE的两个边缘与第一共电极CEl和第二共电极CE2叠置，以电连接到第一共电极CEl和第二共电极 CE2。
屏蔽电极SDE可以减小数据线DL与第一像素电极PEl和第二像素电极ΡΕ2之间的耦合。与第一样品相同，数据线DL和第一像素电极PEl之间的距离为大约2.0 μ m，数据线DL和第二像素电极PE2之间的距离为大约2. O μ m。形成在相对基板200上的光阻挡图案210的宽度为大约13. 5μπι。图8D是示出作为根据传统技术的对比样品的显示面板的剖视图。参照图8D，在对比样品中，第一共电极CEl和第二共电极CE2形成在彼此相邻的像素区域Pl和Ρ2中，数据线DL形成在第一共电极CEl和第二共电极CE2的间隔区域中，第一像素电极PEl和第二像素电极ΡΕ2形成在第一共电极CEl和第二共电极CE2上。光阻挡图案210与数据线DL对应地形成在面对阵列基板100的相对基板200上。根据图8D中的显示面板，在第一共电极CEl和第二共电极CE2与数据线DL之间产生耦合，在第一像素电极PEl和第二像素电极ΡΕ2之间产生耦合。因此，数据线DL与第一共电极CEl和第二共电极CE2分开大约4. O μ m，以使耦合作用最小化。此外，数据线DL 与第一像素电极PEl和第二像素电极PE2分开大约4. O μ m，以使耦合作用最小化。为了阻挡从数据线DL与第一像素电极PEl和第二像素电极PE2之间的间隔区域的漏光，应该在相对基板200上形成光阻挡图案210，以与第一像素电极PEl和第二像素电极PE2的边缘叠置大约4. Oym至大约4. 5μπι。因此，光阻挡图案210的宽度为大约 21. O μ m0下面的表I示出如图8A至图8C中所示的第一至第三样品和如图8D中所示的对比样品的数据。表I
第一样品第二样品第三样品对比样品
DL PE2. O μ m2. O μ m2. O μ m4. O μ m
PE—LB2. 5 μ m2. 5 μ m2. 5 μ m4. 0-4. 5 μ m
光阻挡图案的宽度13. 5μιη13. 5μιη13. 5μιη21. Ομιη
开口率56%56%56%47%参照表1，与对比样品相比，第一至第三样品的数据线和像素电极之间的间隔 (DL_PE)均变窄。此外，与对比样品相比，像素电极和光阻挡图案之间的叠置宽度(PE_LB)均变窄。因此，第一至第三样品的光阻挡图案的宽度也均小于对比样品的光阻挡图案的宽度。详细地讲，第一至第三样品的数据线和像素电极之间的间隔(DL_PE)均为大约 2. O μ m ;相反，对比样品的DL_PE为大约4. O μ m。此外，第一至第三样品的像素电极和光阻挡图案之间的叠置宽度(PE_LB)均为大约2. 5 μ m ;相反，对比样品的PE_LB为大约4. O μ m 至大约4. 5 μ m。因此，第一至第三样品的光阻挡图案的宽度为大约13. 5 μ m ;相反，对比样品的光阻挡图案的宽度为大约21. Ομπι。结果，与对比样品相比，第一至第三样品的光阻挡图案的宽度变窄，使得第一至第三样品的开口率大于对比样品的开口率。即，第一至第三样品的开口率均为大约56% ;然而，对比样品的开口率为大约47%。因此，与对比样品相比，样品的开口率增加大约10%。在上面描述的样品中，光阻挡图案形成在相对基板上。可选择地，可以从相对基板上去除光阻挡图案。即，当在阵列基板上形成包含光学不透明材料的屏蔽电极SDE时，可以从相对基板去除光阻挡图案。在这种情况下，开口率可以增加到大于大约56%。如上所述，根据本发明的实施例，在阵列基板上形成共电极图案，以防止在数据线和共电极图案的像素电极之间产生耦合，从而可以使像素电极和数据线之间的距离最小化，因此，可以提闻开口率。此外，在数据线下方形成包含光学不透明材料的屏蔽电极，从而减小数据线和像素电极之间的耦合。此外，屏蔽电极可以阻挡入射到形成在数据线下方的沟道图案的光，从而防止瀑布现象。当在阵列基板上形成屏蔽电极时，可以在面对阵列基板的相对基板上的与数据线对应的区域中去除光阻挡图案。结果，可以提高显示面板的透光率。虽然已经描述了本发明的示例性实施例，但是应该理解的是，本发明不应当限于这些示例性实施例，而是在如权利要求所保护的本发明的精神和范围内，本领域普通技术人员可以做出各种改变和修改。
权利要求
1.一种阵列基板，所述阵列基板包括 基础基板； 栅极线，栅极线在基础基板上沿第一方向延伸； 数据线，数据线沿与第一方向交叉的第二方向延伸； 多个共电极，所述多个共电极形成在基础基板的多个像素区域中； 像素电极，像素电极具有形成在像素电极上的多个开口， 其中，共电极与像素电极的全部的所述多个开口叠置，且共电极与数据线的一部分叠置。
2.如权利要求I所述的阵列基板，其中，共电极与在与该像素电极相邻的另一像素区域中的像素电极叠置。
3.如权利要求I所述的阵列基板，所述阵列基板还包括 屏蔽电极，屏蔽电极形成在数据线下方并在所述多个共电极中的形成在相邻的像素区域中的两个共电极之间， 其中，相同电平的电压施加到屏蔽电极和所述多个共电极。
4.如权利要求3所述的阵列基板，其中，屏蔽电极和共电极由相同的材料形成。
5.如权利要求3所述的阵列基板，其中，屏蔽电极由光学不透明且导电的材料形成。
6.如权利要求3所述的阵列基板，其中，屏蔽电极和栅极线由相同的材料形成。
7.如权利要求3所述的阵列基板，所述阵列基板还包括 半导体层，半导体层形成在数据线和屏蔽电极之间。
8.如权利要求3所述的阵列基板，其中，所述多个共电极包括共同地形成在沿第一方向布置的多个像素区域中的共电极图案。
9.如权利要求8所述的阵列基板，其中，屏蔽电极与共电极图案叠置并且接触共电极图案。
10.如权利要求9所述的阵列基板，所述阵列基板还包括 半导体层，半导体层形成在数据线和屏蔽电极之间。
11.如权利要求3所述的阵列基板，其中，共电极是彼此分开的。
12.如权利要求11所述的阵列基板，其中，屏蔽电极的宽度大于两个相邻的共电极之间的间隙。
13.如权利要求I所述的阵列基板，所述阵列基板还包括 桥电极，桥电极沿第二方向电连接彼此相邻的共电极。
14.如权利要求I所述的阵列基板，所述阵列基板还包括桥电极，且彼此相邻的共电极一体地形成。
15.如权利要求13所述的阵列基板，其中，桥电极和像素电极由相同的材料形成。
16.如权利要求3所述的阵列基板，其中，屏蔽电极和共电极一体地形成。
17.如权利要求3所述的阵列基板，其中，屏蔽电极部分地与像素电极叠置。
18.—种显示面板，所述显示面板包括阵列基板和结合到阵列基板的相对基板，阵列基板包括 基础基板； 栅极线，栅极线在基础基板上沿第一方向延伸；数据线，数据线沿与第一方向交叉的第二方向延伸； 多个共电极，所述多个共电极形成在基础基板的多个像素区域中； 像素电极，像素电极具有形成在像素电极上的多个开口， 其中，共电极与像素电极的全部的所述多个开口叠置，且共电极与数据线的一部分叠置。
19.如权利要求18所述的显示面板,所述显示面板还包括 屏蔽电极，屏蔽电极被形成为与数据线叠置并在所述多个共电极中的形成在相邻的像素区域中的两个共电极之间， 其中，相同电平的电压施加到屏蔽电极和所述多个共电极。
20.如权利要求18所述的显示面板，其中，相对基板包括与每个像素区域对应地形成的滤色器。
21.如权利要求18所述的显示面板，其中，相对基板包括形成在与栅极线和数据线对应的区域中的光阻挡图案。
22.如权利要求19所述的显示面板，其中，屏蔽电极和共电极由相同的材料形成。
23.如权利要求19所述的显示面板，其中，屏蔽电极由光学不透明且导电的材料形成。
24.如权利要求19所述的显示面板，其中，屏蔽电极和栅极线由相同的材料形成。
25.如权利要求18所述的显示面板，其中，相对基板包括与栅极线对应地形成的光阻挡图案，在与数据线对应的区域中去除了光阻挡图案。
26.如权利要求19所述的显示面板，其中，所述多个共电极包括共同地形成在沿第一方向布置的多个像素区域中的共电极图案。
27.如权利要求26所述的显示面板，其中，屏蔽电极形成在共电极图案上，并与共电极图案接接触。
28.如权利要求27所述的显示面板，其中，相对基板包括与栅极线对应地形成的光阻挡图案，在与数据线对应的区域中去除了光阻挡图案。
29.如权利要求18所述的显示面板，其中，阵列基板还包括 桥电极，桥电极沿第二方向电连接彼此相邻的共电极。
30.一种阵列基板，所述阵列基板包括 栅极线，栅极线在基础基板上沿第一方向延伸； 数据线，数据线沿与第一方向交叉的第二方向延伸； 多个共电极，所述多个共电极形成在基础基板的多个像素区域中； 像素电极，像素电极与共电极叠置，像素电极具有形成在像素电极上的多个开口， 其中，共电极与像素电极的全部的所述多个开口叠置，且共电极与数据线的一部分叠置。
全文摘要
本发明提供一种阵列基板和一种具有该阵列基板的显示面板。该阵列基板包括栅极线、数据线、多个共电极、屏蔽电极和像素电极。栅极线沿第一方向延伸，数据线沿第二方向延伸。共电极形成在多个像素区域中。共电极彼此分开。屏蔽电极形成在数据线下方，并形成在彼此相邻的像素区域中形成的共电极之间。像素电极与共电极叠置。像素电极具有多个形成在其上的开口。因此，共电极图案的电场可以防止像素电极和数据线之间的耦合，从而可以将像素电极和数据线之间的距离最小化，因此，可以提高开口率和透光率。
文档编号G02F1/1343GK102707516SQ20121014394
公开日2012年10月3日 申请日期2008年9月5日 优先权日2007年11月14日
发明者张钟雄 申请人:三星电子株式会社