阵列基板及其制造方法、液晶显示器的制造方法
【专利摘要】本发明公开了一种阵列基板及其制造方法以及液晶显示器。所述阵列基板包括：一基板，包括显示区域和包围所述显示区域的周边区域；形成于所述基板上显示区域内的半导体有源结构和像素电极，所述半导体有源结构包括半导体通道、源极/漏极；形成于所述基板、半导体有源结构和像素电极上的栅极绝缘层；形成于所述栅极绝缘层上栅极和扫描线，所述栅极与所述半导体通道区域位置相对应；形成于所述栅极、扫描线和栅极绝缘层上的钝化层；以及形成于所述钝化层上的数据线和公共电极；其中，所述半导体有源结构和像素电极为透明金属氧化物半导体。采用上述阵列基板及其制造方法，在简化工艺、提高了电子迁移率的同时，还避免了源漏极寄生电容。
【专利说明】阵列基板及其制造方法、液晶显示器
【技术领域】
[0001]本发明涉及一种平板显示器，特别涉及一种阵列基板、液晶显示器及阵列基板的制造方法。
【背景技术】
[0002]通常，液晶显示器包括彩膜基板、阵列基板以及填充于所述彩膜基板和阵列基板之间的液晶。通常，在彩膜基板上和/或阵列基板上包括有公共电极和像素电极，通过公共电极和像素电极产生的电场可以驱动液晶分子进行旋转，同时利用液晶的光学各向异性和偏振特点，以此显示图像信息。根据公共电极和像素电极产生的电场的方向，液晶显示器可以分为垂直电场模式和水平电场模式。相对而言，水平电场模式的视角要优于垂直电场模式。水平电场模式主要包括超精细TFT (super-fine TFT，SFT)模式和边缘场开关(FringeField Switching, FFS)模式。
[0003]通常，在FFS模式液晶显示器的阵列基板上包括显示区域和包围显示区域的周边区域，在显示区域内包括复数个像素结构。如图1和图2所示，所述像素结构100包括:一像素101 (图1中未不出)、一数据线102和一扫描线103。其中，所述像素101包括一薄膜晶体管1011、像素电极1012、钝化层104和公共电极1013，所述薄膜晶体管1011包括一栅极10111、栅极绝缘层10112、源极/漏极10113与半导体通道10114(图1中未示出)。所述像素电极1012与所述源极/漏极10113的一端电连接，所述数据线102与所述源极/漏极10113的另一端电连接，所述扫描线103与所述栅极10111电连接。所述薄膜晶体管1011、像素电极1012、数据线102 (图2中未标出)以及栅极绝缘层10112上形成有钝化层104，所述公共电极1013形成在所述钝化层104上。在所述显示区域以外，还包括换线结构200，以便组成外围驱动电路。
[0004]如图2和图3所示，为了完成上述像素结构100和换线结构200，需要使用5套光罩才可以完成。具体来说，使用第一光罩定义栅极10111和扫描线103 ;使用第二光罩定义有源层10114 ;使用第三光罩定义像素电极1012、数据线102和源极/漏极10113 ;使用第四光罩定义完成换线结构200中深孔201和浅孔202的定义；最后使用第五光罩定义公共电极1013。可见，为了完成如图1和图2所示FFS模式液晶显示器的阵列基板需要进行5次光刻工艺，使用5套光罩，工艺复杂，生产周期冗长，从而使生产成本上升。
[0005]另外，如图2所示，为了保证源极/漏极10113与半导体通道10114的搭接，所述源极/漏极10113都会与对应在半导体通道10114下面的栅极10111有部分重叠，从而产生源漏极寄生电容，降低了 TFT对存储电容的充电效率。
[0006]此外，随着对液晶显示器的分辨率和开口率需求的提高，其中薄膜晶体管的尺寸也需要相应缩小。随着薄膜晶体管的缩小，常规的非晶硅的迁移率已经不能满足开关电流的需求。因此有必要开发一种高迁移率的薄膜晶体管，以满足高分辨率高开率的液晶显示器的需求。
【发明内容】
[0007]本发明提供一种阵列基板及其制造方法，以解决现有技术中的工艺过程冗长、源漏极寄生电容大、迁移率低的问题，简化工艺流程，提高迁移率，并消除源漏极寄生电容，从而实现降低生产成本、提高显示品质的目的。
[0008]为解决上述技术为题，本发明提供一种阵列基板，包括:
[0009]一基板，包括显示区域和包围所述显示区域的周边区域；
[0010]形成于所述基板上显示区域内的半导体有源结构和像素电极，所述半导体有源结构包括半导体通道、源极/漏极；
[0011]形成于所述基板、半导体有源结构和像素电极上的栅极绝缘层；
[0012]形成于所述栅极绝缘层上栅极和扫描线，所述栅极与所述半导体通道区域位置相对应；
[0013]形成于所述栅极、扫描线和栅极绝缘层上的钝化层；以及
[0014]形成于所述钝化层上的数据线和公共电极；
[0015]其中，所述半导体有源结构和像素电极为透明金属氧化物半导体。
[0016]可选的，在所述阵列基板上，所述数据线和所述公共电极位于同一层，且由同种材料形成。
[0017]可选的，在所述阵列基板上，所述透明金属氧化物半导体为铟镓锌氧化物、铟铝锌氧化物、铟钛锌氧化物或铟锌氧化物中的一种或几种。
[0018]可选的，在所述阵列基板上，所述数据线与所述源极电连接，且所述像素电极与所述漏极电连接；或者所述数据线与所述漏极电连接，且所述像素电极与所述源极电连接。
[0019]可选的，在所述阵列基板上，还包括穿透所述栅极绝缘层和钝化层的第一通孔，所述数据线通过所述第一通孔与所述源极/漏极电连接。
[0020]可选的，在所述阵列基板上，还包括形成于所述周边区域内的换线结构，所述换线结构包括:
[0021]形成于所述基板上的第一导电层，所述第一导电层与所述半导体有源结构同层且由同一材料形成；
[0022]形成于所述栅极绝缘层上的第二导电层，所述第二导电层与所述栅极同层且由同一材料形成；
[0023]穿透所述钝化层的第二通孔和穿透所述栅极绝缘层和钝化层的第三通孔，所述第二通孔暴露出所述第二导电层，所述第三通孔暴露出所述第一导电层；以及
[0024]形成于所述钝化层上和第二通孔和第三通孔中的跨桥，所述跨桥与所述公共电极同层且由同一材料形成，所述第一导电层和第二导电层通过所述跨桥电连接。
[0025]可选的，在所述阵列基板上，所述扫描线和栅极的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。
[0026]可选的，在所述阵列基板上，所述数据线、公共电极和跨桥的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属的形成合金。
[0027]可选的，在所述阵列基板上，所述半导体层的厚度为300/1?I 000 A,
[0028]可选的，在所述阵列基板上，所述栅极绝缘层的厚度为500A?3000
[0029]可选的，在所述阵列基板上，所述公共电极的厚度为2500Α_.~3500 A。[0030]另外，本发明还提供一种液晶显示器，包括:
[0031]所述阵列基板；
[0032]与所述阵列基板相对设置的彩膜基板，以及
[0033]填充于所述阵列基板和彩膜基板之间的液晶层。
[0034]相应的，本发明还提供一种所述阵列基板的制造方法，包括:
[0035]步骤一:提供一基板，包括显示区域和包围显示区域的周边区域；
[0036]步骤二:在所述基板上形成一半导体层，对所述半导体层进行第一次光刻，在显示区域内形成半导体图案；
[0037]步骤三:在所述基板和半导体图案上形成栅极绝缘层；
[0038]步骤四:在所述栅极绝缘层上形成栅极金属层，对所述栅极金属层进行第二次光亥IJ，形成栅极和扫描线；
[0039]步骤五:对所述基板进行掺杂处理，形成半导体有源结构和像素电极，所述半导体有源结构包括半导体通道、源极/漏极，被所述栅极遮挡的半导体图案形成所述半导体通道，未被所述栅极遮挡的半导体图案形成所述源极/漏极和像素电极；
[0040]步骤六:在所述栅极、扫描线和栅极绝缘层上形成钝化层，并对所述钝化层进行第三次光刻，形成穿透所述栅极绝缘层和钝化层的第一通孔；以及
[0041]步骤七:在所述钝化层上形成数据线和公共电极，所述数据线通过所述第一通孔电连接所述源极/漏极；
[0042]其中，所述半导体层为透明金属氧化物半导体。
[0043]可选的，在所述阵列基板的制造方法中，所述步骤七包括:
[0044]在所述钝化层上形成数据金属层；以及
[0045]对所述数据金属层进行第四次光刻，形成所述数据线和公共电极。
[0046]可选的，在所述阵列基板的制造方法中，所述透明金属氧化物半导体为铟镓锌氧化物、铟招锌氧化物、铟钛锌氧化物或铟锌氧化物中的一种或几种。
[0047]可选的，在所述阵列基板的制造方法中，所述数据线与所述源极电连接，且所述像素电极与所述漏极电连接；或者所述数据线与所述漏极电连接，且所述像素电极与所述源极电连接。
[0048]可选的，在所述阵列基板的制造方法中，所述阵列基板还包括形成于所述周边区域内换线结构，所述换线结构包括:
[0049]形成于所述基板上的第一导电层，所述第一导电层与所述半导体有源结构由同一材料形成；
[0050]形成于所述栅极绝缘层上的第二导电层，所述第二导电层与所述栅极由同一材料形成；
[0051]穿透所述钝化层的第二通孔，所述第二通孔暴露出所述第二导电层；
[0052]穿透所述栅极绝缘层和钝化层的第三通孔，所述第三通孔暴露出所述第一导电层；以及
[0053]形成于所述钝化层上和第二通孔、第三通孔中的跨桥，所述跨桥与所述公共电极由同一层材料形成，所述第一导电层和第二导电层通过所述跨桥电连接。
[0054]可选的，在所述阵列基板的制造方法中，在所述步骤六中:经过所述第三次光刻，同时形成所述第二通孔和所述第三通孔。
[0055]可选的，在所述阵列基板的制造方法中，所述扫描线和栅极的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。
[0056]可选的，在所述阵列基板的制造方法中，所述数据线、公共电极和跨桥的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。
[0057]可选的，在所述阵列基板的制造方法中，所述半导体层的厚度为300人~1000人。
[0058]可选的，在所述阵列基板的制造方法中，所述栅极绝缘层的厚度为500人~3000
A。
[0059]可选的，在所述阵列基板的制造方法中，所述公共电极的厚度为2500人~..3500人。
[0060]在本发明所提供的阵列基板上，形成于所述基板上显示区域内的半导体有源结构和像素电极，所述半导体有源结构包括半导体通道、源极/漏极；形成于所述基板、半导体有源结构和像素电极上的栅极绝缘层；形成于所述栅极绝缘层上栅极和扫描线，所述栅极与所述半导体通道区域位置相对应；形成于所述栅极、扫描线和栅极绝缘层上的钝化层；以及形成于所述钝化层上的数据线和公共电极；其中，所述半导体有源结构和像素电极为透明金属氧化物半导体。因为半导体有源结构和像素电极都是由同一透明金属氧化物半导体形成的，即半导体有源结构和像素电极可以由同一次光刻相成。而在现有技术中，半导体有源结构和像素电极是由两次光刻分别形成的。也就是说，相对于现有技术而言，减少了一次光刻工艺，简化了工艺。进一步的，本发明中数据线和公共电极也优选的由同一种材料在一次光刻中同时形成，进一步简化的工艺。而且金属氧化物半导体作为半导体有源结构，相对于采用非晶硅的有源层来说，其电子迁移率能够得到明显提高。
[0061]另外，因为所述栅极只与所述半导体通道区域位置相对应，所述源极/漏极是由栅极作为掩膜通过自对准工艺形成的，因此栅极不存在与源极/漏极交叠部分，从而避免了源漏极寄生电容的产生。
[0062]综上所述，采用本发明阵列基板及其制造方法，减少了至少一次光刻、避免了源漏极寄生电容、同时还提高了电子迁移率，从而实现降低生产成本、提高显示品质的目的。
【专利附图】
【附图说明】
[0063]图1为现有技术中FFS阵列基板的像素结构和换线结构的俯视图；
[0064]图2为图1沿Ι-I'线的剖面图；
[0065]图3为图1沿I1-1I’线的剖面图；
[0066]图4为本发明一实施例的阵列基板的俯视图；
[0067]图5-图12为本发明一实施例的阵列基板及其制造方法中各步骤的结构图。【具体实施方式】
[0068]为了使本发明的目的，技术方案和优点更加清楚，下面结合附图来进一步做详细说明。
[0069]图4为本发明一实施例的阵列基板的俯视图。如图4所示，本发明一实施例的阵列基板200包括一基板201,所述基板201包括显示区域202和包围所述显示区域202的周边区域203。在所述显示区域203内包括多个像素结构204，在所述周边区域203内包括换线结构205。
[0070]如图5所示，所述像素结构204包括半导体有源结构2041、像素电极2042、栅极绝缘层2043、栅极2044以及扫描线(图5中未示出)、钝化层2046、数据线2047和公共电极2048，其中，所述半导体有源结构2041包括半导体通道20411、源极/漏极20412。所述半导体有源结构2041和像素电极2042形成于所述基板201上，膜厚优选为300A?1000 A。栅极绝缘层2043形成于所述半导体有源结构2041和像素电极2042上，膜厚优选为500人?3000 A。所述栅极2044和扫描线形成于所述栅极绝缘层2043上，所述扫描线和栅极2044的材料优选为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。所述钝化层2046形成于所述栅极2044、扫描线和栅极绝缘层2043上，所述数据线2047和公共电极2048形成于所述钝化层2046上，所述数据线2047、公共电极2048的材料优选为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属的形成合金。其中，所述半导体有源结构2041和像素电极2042同层且由同一半导体材料形成，所述半导体层为透明金属氧化物半导体，优选为铟镓锌氧化物、铟铝锌氧化物、铟钛锌氧化物或铟锌氧化物中的一种或几种。进一步的，所述数据线2047和所述公共电极2048位于同一层，且由同种材料形成。进一步优选的，所述公共电极2048的厚度为2500人?3500 K
[0071]在所述钝化层2046上具有穿透所述钝化层2046和栅极绝缘层2043的第一通孔2049，所述数据线2047通过所述第一通孔2049与所述源极/漏极20412中的一端电连接，所述源极/漏极20412的另一端电连接所述像素电极2042。
[0072]继续参考图5，在所述周边区域内还可以进一步优选的包括换线结构205。所述换线结构205包括第一导电层2051、第二导电层2052、第二通孔2053、第三通孔2054和跨桥2055。所述第一导电层2051形成于所述基板201上，并且与所述半导体有源结构2041同层且由同一材料形成，所述第二导电层2052形成于所述栅极绝缘层2043上，并且所述栅极2044同层且由同一材料形成，所述第二通孔2053贯穿所述钝化层2046并暴露出所述第二导电层2052，所述第三通孔2053穿透所述栅极绝缘层2043和钝化层2046并暴露出所述第一导电层2051，所述跨桥2055形成于所述钝化层2046上和第二通孔2053和第三通孔2054中，优选的，所述跨桥2055与所述公共电极2048同层且由同一材料形成，所述第一导电层2051和第二导电层2052通过所述跨桥2055电连接。
[0073]下面结合附图5至附图12详细说明本发明一实施例的TFT阵列基板的制造方法。
[0074]步骤一:如图6所示,提供一基板201,所述基板201包括显示区域202和包围显示区域202的周边区域203 ；
[0075]步骤二:如图7所示，在所述基板201上形成一半导体层，并对所述半导体层进行第一次光刻，形成半导体图案204a ；
[0076]所述半导体层的厚度为300A?1000 A,所述半导体层的材料为透明金属氧化物半导体，例如铟镓锌氧化物、铟铝锌氧化物、铟钛锌氧化物或铟锌氧化物中的一种或几种。
[0077]步骤三:如图8所示，在所述基板201和半导体图案204a上形成栅极绝缘层2043 ；
[0078]所述栅极绝缘层2043的厚度为500人?3000 A。通常，所述栅极绝缘层2043的材料为氮化硅。
[0079]步骤四:如图9所示，在所述栅极绝缘层2043上形成栅极金属层，对所述栅极金属层进行第二次光刻，在显示区域202内形成栅极2044以及与所述栅极2044电连接的扫描线(图9中未示出)，并在周边区域203内形成第二导电层2052 ；
[0080]所述栅极金属层的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。
[0081]步骤五:如图10所示，对所述基板201进行掺杂处理，例如氢化处理。
[0082]因为半导体图案204a部分被所述栅极2044遮挡，被栅极2044遮挡的半导体图案204a遮挡，无法被掺杂而仍然保持半导体的性质，因此被所述栅极2044遮挡的半导体图案204a作为半导体通道20411。因为半导体通道20411是由栅极2044作为掺杂掩膜自对准形成的，因此半导体通道20411和栅极2044的位置是严格对应的。
[0083]此外，未被所述栅极2044遮挡的半导体图案204a，因为受到掺杂会使其电阻率明显下降而形成导体，即位于所述半导体通道20411两侧的源极/漏极20412以及像素电极2042，其中半导体通道20411与所述源极/漏极20412电连接在一起形成半导体有源结构2041。因为半导体通道20411与所述栅极2044位置严格对应，而源极/漏极20412则位于所述半导体通道20411的两侧，因此源极/漏极20412和栅极2044不存在重叠部分，也就不会产生寄生电容。
[0084]同时，位于周边区域203内的半导体有原材料层204a也未被遮挡，受到掺杂处理后形成第一导电层2051。
[0085]步骤六:如图11所示，在所述栅极2044、扫描线和栅极绝缘层2043上形成钝化层2046，并对所述钝化层2046进行第三次光刻，在所述钝化层2046上形成第一通孔2049、第二通孔2053和第三通孔2054。所述第一通孔2049贯穿所述钝化层2046和栅极绝缘层2043，并暴露出源极/漏极20412，所述第二通孔2053贯穿所述钝化层2046并暴露出所述第二导电层2052，所述第三通孔2054穿透所述栅极绝缘层2043和钝化层2046并暴露出所述第一导电层2051。
[0086]步骤七:在所述钝化层上形成数据线和公共电极，所述数据线通过所述第一通孔电连接所述源极/漏极。具体如下:
[0087]如图12所示，在所述钝化层2046上、第一通孔2049、第二通孔2053和第三通孔2053内形成数据金属层204b。所述数据金属层204b的厚度为2500A?3500 A。所述数据金属层204b的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。
[0088]如图5所示，对所述数据金属层204b进行第四次光刻，形成所述数据线2047、公共电极2048和跨桥2055。其中，所述数据线2047通过所述第一通孔2049与所述源极/漏极20412的一端电连接，所述源极/漏极20412的另一端与所述像素电极2042电连接；所述跨桥2055形成于所述钝化层2046上和第二通孔2053和第三通孔2054中，所述第一导电层2051和第二导电层2052通过所述跨桥2055电连接。
[0089]至此，形成了如图5所示的显示区域202内的像素结构204和周边区域203内的跨桥结构205。需要说明的是，本实施例所述显示区域202内像素结构204可以与周边区域跨桥结构205分开制作，但为了进一步简化工艺，优选的显示区域202内像素结构204与周边区域203内的跨桥结构205同时制作。
[0090]另外，本发明还提供一种液晶显示器，包括上述任意一种实施例所述的阵列基板200、与所述阵列基板200相对设置的彩膜基板，以及填充所述阵列基板200和彩膜基板之间的液晶层。[0091]在上述阵列基板上，所述半导体有源结构和像素电极为透明金属氧化物半导体。因为半导体有源结构和像素电极都是由同一透明金属氧化物半导体形成的，即半导体有源结构和像素电极可以由同一次光刻形成。而在现有技术中，半导体有源结构和像素电极是由两次光刻分别形成的。也就是说，相对于现有技术而言，减少了一次光刻工艺，简化了工艺。而且金属氧化物半导体作为半导体有源结构，相对于采用非晶硅的有源层来说，其电子迁移率能够得到明显提高。
[0092]另外，因为所述栅极只与所述半导体通道区域位置相对应，所述源极/漏极是由栅极作为掩膜通过自对准工艺形成的，因此栅极不存在与源极/漏极交叠部分，从而避免了源漏极寄生电容的产生。
[0093]综上所述，采用本发明阵列基板及其制造方法，减少了一次光刻、避免了源漏极寄生电容、同时还提高了电子迁移率，从而实现降低生产成本、提高显示品质的目的。
[0094]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
【权利要求】
1.一种阵列基板,包括: 一基板，包括显示区域和包围所述显示区域的周边区域； 形成于所述基板上显示区域内的半导体有源结构和像素电极，所述半导体有源结构包括半导体通道、源极/漏极； 形成于所述基板、半导体有源结构和像素电极上的栅极绝缘层； 形成于所述栅极绝缘层上栅极和扫描线，所述栅极与所述半导体通道区域位置相对应； 形成于所述栅极、扫描线和栅极绝缘层上的钝化层；以及 形成于所述钝化层上的数据线和公共电极； 其中，所述半导体有源结构和像素电极为透明金属氧化物半导体。
2.如权利要 求1所述的阵列基板，其特征在于，所述数据线和所述公共电极位于同一层,且由同种材料形成。
3.如权利要求1所述的阵列基板，其特征在于，所述透明金属氧化物半导体为铟镓锌氧化物、铟招锌氧化物、铟钛锌氧化物或铟锌氧化物中的一种或几种。
4.如权利要求2所述的阵列基板，其特征在于，所述数据线与所述源极电连接，且所述像素电极与所述漏极电连接；或者所述数据线与所述漏极电连接，且所述像素电极与所述源极电连接。
5.如权利要求4所述的阵列基板，其特征在于，还包括穿透所述栅极绝缘层和钝化层的第一通孔，所述数据线通过所述第一通孔与所述源极/漏极电连接。
6.如权利要求5所述的阵列基板，其特征在于，还包括形成于所述周边区域内的换线结构，所述换线结构包括: 形成于所述基板上的第一导电层，所述第一导电层与所述半导体有源结构同层且由同一材料形成； 形成于所述栅极绝缘层上的第二导电层，所述第二导电层与所述栅极同层且由同一材料形成； 穿透所述钝化层的第二通孔和穿透所述栅极绝缘层和钝化层的第三通孔，所述第二通孔暴露出所述第二导电层，所述第三通孔暴露出所述第一导电层；以及 形成于所述钝化层上和第二通孔和第三通孔中的跨桥，所述跨桥与所述公共电极同层且由同一材料形成，所述第一导电层和第二导电层通过所述跨桥电连接。
7.如权利要求1所述的阵列基板，其特征在于，所述扫描线和栅极的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。
8.如权利要求6所述的阵列基板，其特征在于，所述数据线、公共电极和跨桥的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属的形成合金。
9.如权利要求1所述的阵列基板，其特征在于，所述半导体层的厚度为300A--1000 A。
10.如权利要求1所述的阵列基板，其特征在于，所述栅极绝缘层的厚度为500A ~3000 A。
11.如权利要求6所述的阵列基板，其特征在于，所述公共电极的厚度为.2500,4^3500 A。
12.—种液晶显不器,包括: 如权利要求1至11中任一项所述的阵列基板； 与所述阵列基板相对设置的彩膜基板，以及 填充于所述阵列基板和彩膜基板之间的液晶层。
13.—种如权利要求1所述的阵列基板的制造方法，包括: 步骤一:提供一基板，包括显示区域和包围显示区域的周边区域； 步骤二:在所述基板上形成一半导体层，对所述半导体层进行第一次光刻，在显示区域内形成半导体图案； 步骤三:在所述基板和半导体图案上形成栅极绝缘层； 步骤四:在所述栅极绝缘层上形成栅极金属层，对所述栅极金属层进行第二次光刻，形成栅极和扫描线； 步骤五:对所述基板进行掺杂处理，形成半导体有源结构和像素电极，所述半导体有源结构包括半导体通道、源极/漏极，被所述栅极遮挡的半导体图案形成所述半导体通道，未被所述栅极遮挡的半导体图案形成所述源极/漏极，以及像素电极； 步骤六:在所述栅极、扫描线和栅极绝缘层上形成钝化层，并对所述钝化层进行第三次光刻，形成穿透所述栅极绝缘层和钝化层的第一通孔；以及 步骤七:在所述钝化层上形成数据线和公共电极，所述数据线通过所述第一通孔电连接所述源极/漏极； 其中，所述半导体层为透明金属氧化物半导体。
14.如权利要求13所述的阵列基板的制造方法，其特征在于，所述步骤七包括: 在所述钝化层上形成数据金属层；以及 对所述数据金属层进行第四次光刻，形成所述数据线和公共电极。
15.如权利要求13所述的阵列基板的制造方法，其特征在于，所述透明金属氧化物半导体为铟镓锌氧化物、铟铝锌氧化物、铟钛锌氧化物或铟锌氧化物中的一种或几种。
16.如权利要求14所述的阵列基板的制造方法，其特征在于，所述数据线与所述源极电连接，且所述像素电极与所述漏极电连接；或者所述数据线与所述漏极电连接，且所述像素电极与所述源极电连接。
17.如权利要求16所述的阵列基板的制造方法，其特征在于，所述阵列基板还包括形成于所述周边区域内换线结构，所述换线结构包括: 形成于所述基板上的第一导电层，所述第一导电层与所述半导体有源结构由同一材料形成； 形成于所述栅极绝缘层上的第二导电层，所述第二导电层与所述栅极由同一材料形成； 穿透所述钝化层的第二通孔，所述第二通孔暴露出所述第二导电层； 穿透所述栅极绝缘层和钝化层的第三通孔，所述第三通孔暴露出所述第一导电层；以及 形成于所述钝化层上和第二通孔、第三通孔中的跨桥，所述跨桥与所述公共电极由同一层材料形成，所述第一导电层和第二导电层通过所述跨桥电连接。
18.如权利要求17所述的阵列基板的制造方法，其特征在于，在所述步骤六中:经过所述第三次光刻，同时形成所述第二通孔和所述第三通孔。
19.如权利要求13所述的阵列基板的制造方法，其特征在于，所述扫描线和栅极的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。
20.如权利要求17所述的阵列基板的制造方法，其特征在于，所述数据线、公共电极和跨桥的材料为Cr、Mo、Al、T1、Nb、Cu中一种或者几种金属形成的合金。
21.如权利要求13所述的阵列基板的制造方法，其特征在于，所述半导体层的厚度为300A~1000 A。
22.如 权利要求13所述的阵列基板的制造方法其特征在于，所述栅极绝缘层的厚度为500A~3000 A。
23.如权利要求13所述的阵列基板的制造方法，其特征在于，所述公共电极的厚度为2500A~3500 A,
【文档编号】G02F1/1362GK103984170SQ201310053613
【公开日】2014年8月13日 申请日期:2013年2月19日 优先权日:2013年2月19日
【发明者】翟应腾, 吴勇 申请人:上海天马微电子有限公司, 天马微电子股份有限公司