表膜组件和其制造方法与流程

本发明涉及半导体领域技术，特别涉及半导体领域中的表膜组件和其制造方法。

背景技术：

在半导体集成电路(IC)工业中，IC材料和设计的技术进步已生产出数代IC，其中每一代具有比先前一代更小且更复杂的电路。在IC演进过程中，功能密度(即，每芯片区域的互连器件的数目)已大体增加，同时几何大小(即，可使用制造过程产生的最小部件(或线路))已减少。此按比例缩小过程通常通过增加生产效率和降低相关联成本来提供效益。此按比例缩小还增加了IC加工和制造的复杂性。

光刻过程形成用于各种图案化过程(例如蚀刻或离子注入)的经图案化的抗蚀剂层。可通过此类光刻过程图案化的最小特征大小受到经投射的辐射源的波长限制。光刻机已从使用具有365纳米波长的紫外光转为使用包含248纳米的氟化氪激光(KrF激光)和193纳米的氟化氩激光(ArF激光)的深紫外(DUV)光和使用波长13.5纳米的极紫外(EUV)光，从而在每一步骤处改善分辨率。

在光刻过程中，使用光掩模(或掩模)。掩模包含衬底和界定在光刻过程期间待转移到半导体衬底的图样化层。掩模通常与表膜组件包含在一起，统称为掩模系统。表膜组件包含透明的薄膜和表膜框架，其中薄膜安装在表膜框架上方。表膜保护掩模免于落下的粒子的干扰且保持粒子离焦以使得其不产生在使用掩模时可引起缺陷的经图案化图像。薄膜通常经拉伸而安装在表膜框架上方，且通过胶或其它粘着剂附接到表膜框架。内部空间可由掩模、薄膜，和表膜框架形成。在平衡内部与外部压力之间的压力差方面的不足可引起薄膜变形、起皱、破损，或以其它方式受损，进而使得掩模表膜系统不可用。因此，用于制造掩模表膜系统的现有技术并未证明在所有方面令人满意。

技术实现要素：

根据本发明的一实施例，一用于半导体光刻过程的系统，其包括：

薄膜；以及

表膜框架，其固定跨越该表膜框架的该薄膜，其中该表膜框架的第一部分包含多孔材料；

其中该多孔材料包含在垂直于该表膜框架的外部表面的方向上从该表膜框架的该外部表面延伸到内部表面的多个孔隙通道。

在本发明的一实施例中，该表膜框架的该第一部分包含表膜侧壁，且其中不同于该第一部分的该表膜框架的第二部分包含该多孔材料。该多个孔隙通道形成有序布置，且其中该多个孔隙通道中的每一者从该表膜框架的该外部表面上的第一开口延伸到该表膜框架的该内部表面上的第二开口。该系统进一步包括：包含经图案化表面的掩模，其中该表膜框架安装在该掩模上，且其中该薄膜与该经图案化表面相距一相隔距离悬置；其中内部空间由该薄膜的底部表面、该掩模的顶部表面和该表膜框架的该内部表面界定。该多个孔隙通道经配置以防止粒子进入该内部空间，且其中该多个孔隙通道经配置以在该内部空间与围绕该系统的空间之间提供压力均衡。该多孔材料包含阳极氧化铝AAO。该表膜框架的该外部表面上的该第一开口具有在约10nm到1000nm之间的范围内的直径。该系统充当极紫外EUV光刻系统的部分。

根据本发明的另一实施例，一用于制造用于光刻过程的表膜组件的方法，其包括：

制造包含具有多孔材料的侧壁的表膜框架，其中该多孔材料包含在垂直于该侧壁的外部表面的方向上从该侧壁的该外部表面延伸到内部表面的多个孔隙通道；以及使用低透射率材料形成表膜薄膜；以及将该表膜薄膜附接到该表膜框架使得该表膜薄膜由该表膜框架悬置。

根据本发明的又一实施例，一用于光刻过程的方法，其包括：

提供表膜装置，其中该表膜装置包含薄膜和固定跨越表膜框架的该薄膜的该表膜框架，且其中该表膜框架包含具有多个孔隙通道的多孔材料，该多个孔隙通道在垂直于该表膜框架的外部表面的方向上从该表膜框架的该外部表面延伸到内部表面；

将该表膜装置安装到掩模上，其中该掩模包含经图案化表面；

将具有安装在其上的该表膜装置的该掩模装载到光刻系统中且将半导体晶片装载到该光刻系统的衬底平台上；以及

执行光刻曝光过程以将该经图案化表面的图案从该掩模转移到该半导体晶片。

附图说明

当结合附图阅读时，从以下实施方式最好地理解本发明的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。事实上，为了论述清楚起见，可任意增大或 减小各种特征的尺寸。

图1为根据一些实施例的光刻系统的示意图。

图2为根据一些实施例的掩模的截面。

图3A、3B和3C分别为根据一些实施例的掩模表膜系统沿着线A-A'的俯视图、透视图，和截面图。

图4A和4B为根据一些实施例的表膜框架的部分截面图。

图5为根据一些实施例构建的方法的流程图。

图6为根据一些实施例构建的系统的示意图。

图7为根据一些实施例构建的方法的流程图。

具体实施方式

以下揭示内容提供用于实施本发明的不同特征的许多不同实施例或实例。下文描述部件以及布置的具体实例以简化本发明。当然，这些部件以及布置仅为实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征和第二特征直接接触地形成的实施例，且还可包含其它特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实施例。另外，本发明可在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的且本身并不指示所论述的各种实施例和/或配置之间的关系。

此外，为易于描述，可使用与空间相关的术语，例如“在...下方”、“在之下”、“下部”、“在之上”、“上部”及其类似者，以描述如图中所说明的一个元件或特征相对于另一元件或特征的关系。除图中所描绘的定向以外，与空间相关的术语意欲包涵在使用中的器件或操作的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的与空间相关的描述词同样可相应地进行解释。

图1中说明根据一些实施例的光刻系统100的示意图。光刻系统100一般也可称作可操作以执行光刻过程的扫描器，所述光刻过程包含使用对应的辐射源且以特定曝光模式的曝光。在本发明的至少一些实施例中，光刻系统100包含经设计以通过EUV光曝光抗蚀剂层的极紫外线(EUV)光刻系统。因为，在各种实施例中，抗蚀剂层包含对EUV光敏感的材料(例如，EUV抗蚀剂)。图1的光刻系统100包含多个子系统，例如辐射源102、照明器104、经配置以容纳掩模108的掩模平台106、投影光学器件110，和经配置以容纳半导体衬底116的衬底平台118。可如下给出光刻系统100的操作的大体描述：将来自辐射源102的EUV光引导朝向照明器104(其包含一组反射镜)且投射到反射掩模 108上。经反射的掩模图像经引导朝向投影光学器件110，投影光学器件110聚焦EUV光且将EUV光投射到半导体衬底116上以曝光沉积在其上的EUV抗蚀剂层。另外，在不同实例中，光刻系统100的每一子系统可收纳在(例如)高真空环境中，且因此可在高真空环境内操作以减少对EUV光的大气吸收。

在本文中所描述的实施例中，辐射源102可用于产生EUV光。在一些实施例中，辐射源102包含等离子体源，例如放电等离子体(DPP)或激光产生等离子体(LPP)。在一些实例中，EUV光可包含波长范围为约1nm至约100nm的光。在一个特定实例中，辐射源102产生波长集中在约13.5nm的EUV光。因此，辐射源102也可称作EUV辐射源102。在一些实施例中，辐射源102还包含集光器，所述集光器可用于收集从等离子体源产生的EUV光且可用于将EUV光引导朝向例如照明器104的成像光学器件。

如上文所描述，来自辐射源102的光经引导朝向照明器104。在一些实施例中，照明器104可包含(例如，用于EUV光刻系统100的)反射光学器件(例如单个镜或具有多个镜的镜面系统)以便将来自辐射源102的光引导到掩模平台106上，并且尤其引导到固定在掩模平台106上的掩模108。在一些实例中，照明器104可包含(例如)波带片以改善EUV光的聚焦。在一些实施例中，照明器104可经配置以根据特定光瞳形状(包含(例如)偶极子形状、四极子形状、环形形状、单个射束形状、多个射束形状，和/或其组合)塑形传递穿过其的EUV光。在一些实施例中，照明器104可操作以配置镜(即，照明器104的镜)以提供对掩模108所要的照明。在一个实例中，照明器104的镜可配置以将EUV光反射到不同照明位置。在一些实施例中，在照明器104之前的平台可另外地包含可用于将EUV光引导到照明器104的镜内的不同照明位置的其它可配置的镜。在一些实施例中，照明器104经配置以提供对掩模108的轴上照明(ONI)。在一些实施例中，照明器104经配置以提供对掩模108的轴外照明(OAI)。应注意，在EUV光刻系统100中所采用的光学器件，且特别是用于照明器104和投影光学器件110的光学器件，可包含具有多层薄膜涂层的被称为布拉格(Bragg)反光镜的镜。作为实例，此类多层薄膜涂层可包含Mo和Si的交替层，所述多层薄膜涂层在EUV波长(例如，约13nm)处提供高反射性。

如上文所讨论，光刻系统100还包含经配置以固定掩模108的掩模平台106。由于光刻系统100可收纳在高真空环境中，且因此在高真空环境内操作，因而掩模平台106可包含静电卡盘(e-卡盘)以固定掩模108。如同EUV光刻系统100的光学器件一样，掩模108也为反射性的。下文参考图2的实例更详细地论述掩模108的细节。如图1的实例中所说明，光从掩模108反射且经引导朝向投影光学器件110，投影光学器件110收 集从掩模108反射的EUV光。作为实例，由投影光学器件110收集的EUV光(从掩模108反射)携载由掩模108界定的图案的图像。在各种实施例中，投影光学器件110提供将掩模108的图案成像于固定在光刻系统100的衬底平台118上的半导体衬底116上。具体来说，在各种实施例中，投影光学器件110聚焦经收集的EUV光，且将EUV光投射于半导体衬底116上以曝光沉积在半导体衬底116上的EUV抗蚀剂层。如上文所描述，投影光学器件110可包含如在EUV光刻系统(例如光刻系统100)中所使用的反射性光学器件。在一些实施例中，照明器104和投影光学器件110统称为光刻系统100的光学模块。

在一些实施例中，光刻系统100还包含光瞳相位调制器112以调制从掩模108引导的EUV光的光学相位，使得光具有沿着投射光瞳平面114的相位分布。在一些实施例中，光瞳相位调制器112包含一机制以调节投影光学器件110的反射性镜以供相位调制。举例来说，在一些实施例中，投影光学器件110的镜可配置以反射EUV光穿过光瞳相位调制器112，进而调制穿过投影光学器件110的光的相位。在一些实施例中，光瞳相位调制器112利用放置在投射光瞳平面114上的光瞳滤波器。作为实例，可使用光瞳滤波器以滤出从掩模108反射的EUV光的特定空间频率分量。在一些实施例中，光瞳滤波器可充当调制经引导穿过投影光学器件110的光的相位分布的相位光瞳滤波器。

如上文所讨论，光刻系统100还包含衬底平台118以固定待图案化的半导体衬底116。在各种实施例中，半导体衬底116包含半导体晶片，例如硅晶片、锗晶片、硅锗晶片、III-V晶片，或本领域中已知的其它类型的晶片。半导体衬底116可涂布有对EUV光敏感的抗蚀剂层(例如，EUV抗蚀剂层)。EUV抗蚀剂可具有严格的性能标准。出于说明的目的，EUV抗蚀剂可经设计以提供至少约22nm的分辨率、至少约2nm的线路宽度粗糙度(LWR)，和至少约15mJ/cm2的敏感度。在本文中所描述的实施例中，光刻系统100的各种子系统(包含上文所描述的那些)经整合且可操作以执行包含EUV光刻过程的光刻曝光过程。当然，光刻系统100可进一步包含可与本文中所描述的子系统或部件中的一者或多者整合(或耦接到所述子系统或部件中的一者或多者)的其它模块或子系统。

返回到掩模108，且参考图2的实例，其中说明图1的EUV掩模108的实例截面。如图2中所展示，EUV掩模108可包含具有背面涂层203的衬底202、多层结构204、罩盖层206，和具有抗反射涂层(ARC)210的一或多个吸收器208。在一些实施例中，衬底202包含低热膨胀材料(LTEM)衬底(例如掺杂TiO₂的SiO₂)，且背面涂层203包含氮化铬(Cr_xN_y)层。在一些实例中，衬底202的厚度约为6.3mm到6.5mm。在一些实例中， 背面涂层203的厚度约为70nm到100nm。作为实例，多层结构204可包含(例如)使用离子沉积技术而沉积在衬底202的顶部上的钼-硅(Mo-Si)多层。在一些实施例中，多层结构204的厚度约为250nm到350nm，且在一些实例中，每一Mo-Si层对的厚度约为3nm(对于Mo层)和约4nm(对于Si层)。在各种实施例中，罩盖层206包含钌(Ru)罩盖层，所述钌罩盖层在一些实例中的厚度可约为2.5nm。在一些实施例中，罩盖层206可包含厚度约为4nm的Si罩盖层。罩盖层206可有助于保护多层结构204(例如，在制造掩模108期间)且也可充当用于后续吸收层蚀刻过程的蚀刻停止层。在一些实施例中，吸收器208可包含(例如)厚度可约为50nm到75nm的Ta_xN_y层Ta_xB_yO_zN_u层，且经配置以吸收EUV光(例如，具有约13.5nm的波长)。在一些实例中，其它材料(例如Al、Cr、Ta，和W，和其它材料)可用于吸收器208。在一些实例中，ARC层210包含Ta_xB_yO_zN_u层、Hf_xO_y层，或Si_xO_yN_z层中的至少一者。虽然已经给出可用于衬底202、背面涂层203、多层结构204、罩盖层206、吸收器208和ARC层210中的每一者的材料的一些实例，但将理解，可在不脱离本发明的范围的情况下同样使用本领域中已知的其它合适的材料。

出于说明的目的，在本文中描述掩模108的示范性制造方法。在一些实施例中，制造过程包含两个过程阶段：(1)掩模坯料制造过程，和(2)掩模图案化过程。在掩模坯料制造过程期间，掩模坯料通过在合适的衬底(例如，具有平坦的无缺陷表面的LTEM衬底)上沉积合适的层(例如，反射性多个层，例如Mo-Si多层)而形成。在各种实施例中，掩模坯料的表面粗糙度小于约50nm。作为实例，罩盖层(例如，钌)在多层经涂布衬底上方形成，紧接着吸收层沉积。掩模坯料可接着经图案化(例如，吸收层经图案化)以在掩模108上形成所要的图案。在一些实施例中，ARC层可在图案化掩模坯料之前沉积在吸收层上方。经图案化掩模108可接着用于将电路和/或器件图案转移到半导体晶片上。在各种实施例中，由掩模108界定的图案可通过各种光刻过程反复转移到多个晶片上。另外，一组掩模(例如掩模108)可用于构建整个集成电路(IC)器件和/或电路。

在各种实施例中，(上文所描述的)掩模108可被制造成包含不同结构类型，例如二进制强度掩模(BIM)或相移掩模(PSM)。说明性BIM包含不透明吸收区域和反射性区域，其中BIM包含待转移到半导体衬底116的图案(例如，和IC图案)。不透明吸收区域包含经配置以吸收入射光(例如，入射EUV光)的如上文所描述的吸收器。在反射性区域中，已移除吸收器(例如，在上文所描述的掩模图案化过程期间)，且入射光由多层反射。另外，在一些实施例中，掩模108可包含PSM，其利用由传递穿过其的光的相位差产生干扰。PSM的实例包含交替的PSM(AltPSM)、衰减的PSM(AttPSM)，和无铬PSM(cPSM)。 作为实例，AltPSM可包含安置在每一经图案化掩模特征上的(相反相位)移相器。在一些实例中，AttPSM可包含透射率大于零的吸收层(例如，具有约6％强度透射率的Mo-Si)。在一些情况下，可将cPSM描述为(例如)100％传输的AltPSM，因为cPSM在掩模上不包含移相器材料或铬。

如上文所描述，掩模108包含经图案化图像，所述经图案化图像可用于通过光刻系统100将电路和/或器件图案转移到半导体晶片(例如，半导体衬底116)上。为达成从经图案化掩模108到半导体衬底116的高保真度图案转移，光刻过程应当无缺陷。如图2中所展示，粒子212可无意地沉积在罩盖层206的表面上，且可在不移除的情况下引起以光刻方式转移的图案的劣化。可(例如)在化学机械抛光(CMP)过程、清理过程期间，和/或在处置EUV掩模108期间通过各种方法中的任一者引入粒子212。虽然粒子212经说明为具有圆形形状，但将理解，其它粒子形状和大小是可能的，且意欲属于本发明的范围内。

参考图3A、3B，和3C，其中分别说明掩模表膜系统300的沿着线A-A'的俯视图、透视图，和截面图。参考图3A、3B，和3C，描述掩模表膜系统300和使用相同掩模表膜系统300的方法。

掩模表膜系统300包含经配置接近于掩模302的薄膜306。薄膜306由对于用于光刻图案化过程中的辐射光束为透明的薄膜组成。薄膜306也经配置而接近于如图3C中所说明的掩模302上的经图案化表面308。薄膜306可包含一或多个材料，包含硅、聚合物、氮化硅(SiN)、多晶硅(多晶Si)、碳化硅(SiC)、SiN/多晶-Si/SiN夹层膜叠层，和/或基于Si的化合物。举例来说，用于ArF光刻系统的薄膜306可包含聚合物。在另一实例中，薄膜306可包含其它合适的材料，例如低透射率EUV材料。如在本文中所使用，“低透射率EUV材料”可包含在EUV波长处具有低透射率的材料。

掩模表膜系统300还包含经配置使得薄膜306可附接到且固定到表膜框架304的表膜框架304。表膜框架304可按各种尺寸、形状，和配置设计。在那些和其它替代方案中，表膜框架304可具有一个单一部件或多个部件。表膜框架304包含具有机械强度且按一形状、尺寸，和配置设计以便适当地固定跨越表膜框架304的薄膜306的材料。在一些实施例中，表膜框架304可完全由多孔材料形成。在一些实例中，表膜框架304可为均匀连续的。表膜组件可包含表膜框架304和附接到表膜框架304的薄膜306。

掩模表膜系统300进一步包含掩模302。如上文所论述，掩模302还可包含用于通过光刻过程将图像图案化到半导体衬底中的经图案化表面308。在一些实施例中，掩模302可与上文所论述的掩模108实质上相同。作为实例，如图3C中所说明，薄膜306(例 如，通过表膜框架304)与掩模302的经图案化表面308相距一相隔距离“D1”(例如，数毫米)悬置，同时在经图案化表面308与待图案化的晶片之间保持在一光学路径内使得落在薄膜306上(例如，并非在经图案化表面308上)的任何粒子与投影光学器件110的焦平面保持远离且将因此不在目标半导体晶片上成像。同样，如图3C中所说明，表膜框架304的侧壁可具有一宽度“W”。作为实例，相隔距离D1和/或侧壁宽度W越大，可阻挡的光的量则越大。因此，可根据用于各种光刻系统中的特定辐射源配置相隔距离D1和侧壁宽度W。在一个实施例中，用于EUV光刻系统中的6x6吋掩模的表膜系统具有约2.0mm的相隔距离D1，和等于或小于约2.0mm的表膜框架304的侧壁宽度W。在一些实施例中，例如在ArF光刻系统中，相隔距离D1可为约3.1mm，且侧壁宽度W可为约1.5mm。

在各种实施例中，掩模表膜系统300可包含内部空间310。参考图3C，薄膜306的底部表面、掩模302的顶部表面，和表膜框架304的内部表面314形成内部空间310。表膜框架304还具有外部表面312。内部空间310与围绕掩模表膜系统300的外部空间之间的压力差可引起薄膜306变形、起皱、破损，或以其它方式受损，进而使得掩模表膜系统300不可用。在一些实施例中，表膜框架304包含具有多个孔隙通道的多孔材料，所述孔隙通道经配置以均衡内部空间310与围绕掩模表膜系统300的外部空间之间的压力(如下文所描述)。

在一些实例中，掩模表膜系统300可进一步包含插入在薄膜306与表膜框架304之间以将其粘结在一起的粘着剂层。另外，在一些情况下，掩模表膜系统300可包含插入在表膜框架304与掩模302之间以将其粘结在一起的另一粘着剂层。在至少一些实施例中，包含表膜框架304和薄膜306的表膜组件可从掩模302可移除。

参考图4A和4B，其中分别说明沿着线A-A'的表膜框架304的侧壁的一部分的截面图和表膜框架304的侧壁的外部表面312的一部分的侧视图。在各种实施例中，表膜框架304可包含根据本发明的方面构建的多孔材料400。作为实例，多孔材料400可包含阳极氧化铝(AAO)和/或其它合适的材料。在各种实施例中，AAO可使用铝(Al)和/或铝合金形成。在一些实施例中，多孔材料400可通过烧结方法形成，且材料可包含Al、Al合金、钛(Ti)、镍(Ni)、金(Au)、银(Ag)、铜(Cu)、钼(Mo)、铂(Pt)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、钯(Pd)、钽(Ta)、钨(W)，和/或其组合。虽然已经给出可用于烧结方法以形成多孔材料400的金属的一些实例，但拥有本发明的本领域的普通技术人员将理解，可在不脱离本发明的范围的情况下同样地使用其它合适的材料。

参考图4A，多孔材料400可包含多个孔隙通道404。多个孔隙通道404中的每一者 在实质上垂直于外部表面312的方向上从表膜框架304的侧壁的外部表面312上的第一开口408延伸到侧壁的内部表面314上的第二开口412。第一开口408具有直径“D2”。

参考图4B，外部表面312上的多孔材料400可形成有序的多孔结构。举例来说，如图4B中所说明，多孔材料400可形成自身有序的六边形图案，所述六边形图案具有孔隙间距离“D3”，其中所述孔隙为圆的。如在本文中所描述，多孔材料400的“自身有序”六边形图案可指使用电化学且基于阳极化过程的自身排序发展过程，如下文参看图6所说明。在各种实施例中，此类自身排序发展过程可用于合成多孔材料400内的高有序的孔隙阵列(例如，孔隙通道404)。在一些实例中，形成于多孔材料400中的自身有序六边形图案包含孔隙的密排六边形图案，其中孔隙大小(例如，直径‘D2’)、孔隙间距离‘D3’，且在一些情况下孔隙通道404的长度，可通过调节阳极化条件来控制。在一些实例中，孔隙可包含其它形状，例如方形、三角形，等。另外，在一些实例中，多孔材料400可形成其它图案，例如棋盘形图案。

在各种实施例中，孔隙通道404经配置以均衡内部空间310与围绕掩模表膜系统300的空间之间的压力。另外，孔隙通道404经配置以防止粒子进入内部空间310。因此，孔隙通道404的特性(包含孔隙的大小和形状、结构、密度、孔隙间距离、定向，和/或孔隙通道的均匀性)可根据应用要求进行配置。举例来说，第一开口408的直径D2可经配置以防止粒子进入孔隙通道404。在至少一些实施例中，第一开口408具有在约10nm到1000nm之间的范围内的直径D2。相似地，在各种实施例中，孔隙通道404和/或第二开口412具有在约10nm到1000nm之间的范围内的直径D2。在一些实施例中，孔隙通道的孔隙间距离在约25nm与500nm之间。在一些实施例中，直径D2和/或孔隙间距离D3可具有狭窄的分布范围。举例来说，第一开口、孔隙通道，和/或第二开口可具有50nm±2nm的直径D2。在一些实例中，孔隙通道可具有200nm±2nm的孔隙间距离D3。在本文中所描述的各种实施例中，孔隙几何构型(大小、形状、孔隙间距离，等)经配置以防止粒子进入内部空间310。

在各种实施例中，由多孔材料400覆盖的表膜框架304的表面区域的特性(包含大小、位置，和形状)可经配置以达成压力均衡和防止污点。举例来说，由用于ArF光刻系统中的多孔材料400覆盖的表膜框架304的侧壁的外部表面可具有大于3.2平方毫米(mm²)的全部表面积。在一些实例中，由用于EUV光刻系统(其在约2.8x10^-2毫巴的真空中操作)中的多孔材料400覆盖的表膜框架304的侧壁的外部表面可具有大于约320平方毫米(mm²)的全部表面积。

现参看图5，说明用于制造表膜组件的方法500的实施例的流程图。所述方法500 可用于制造表膜组件，例如上文所描述的表膜组件。应理解，可在方法500之前、期间和之后提供其它步骤，且可针对方法500的其它实施例替换或省略下文所描述的一些步骤。

方法500在步骤502处开始，其中使用第一材料形成表膜框架(例如，表膜框架304)。第一材料可为以下材料中的一者或多者，例如：铝、铝合金、钛、铌、钛铌合金、其组合，和/或其它合适的材料。表膜框架可通过包含光刻处理、湿式化学蚀刻，和/或其它合适的过程的过程形成，且可紧接着为回蚀或化学机械抛光(CMP)过程。第一材料还可包含具有孔隙通道的合适的多孔材料(包含AAO)或通过烧结方法形成的多孔材料，且可不需要进一步处理。举例来说，在一些实施例中，第一材料可包含均匀连续的多孔材料，且可使用均匀连续的多孔材料制造表膜框架。

方法500接着前进到步骤504，其中将图案施加到包含第一材料的表膜框架的选定表面。举例来说，图案可施加到表膜框架(例如，表膜框架304)的侧壁的选定外部表面。可使用以下图案化过程施加图案，例如：通过点状压模压印、通过锥形压模压印、胶体球面光刻、电子束光刻、聚焦离子束光刻、全息光刻、氩(Ar)等离子蚀刻，和/或直接写入激光(DWL)光刻。可根据用作第一材料的材料、表膜框架的形状、所要求的孔隙布置的比例、所要的图案、孔隙的大小和形状、结构、密度、孔隙间距离、定向，和/或孔隙通道的均匀性选择特定的图案和/或特定的图案化过程。举例来说，在表膜框架(例如，表膜框架304)的侧壁的外部表面(例如，外部表面312)上的浅凹陷阵列的图案可由压痕形成。图案可充当起始位点以形成孔隙通道404。可根据图案产生具有不同形状(例如，圆形、方形，和/或三角形)的孔隙。也可根据图案通过各种布置形成孔隙通道，例如六边形布置和马赛克棋盘形图案。在各种实例中，可选择图案和图案化过程以为多个孔隙通道提供所要的配置。

方法500接着前进到步骤506，其中涂层沉积在表膜框架(例如，表膜框架304)的选定表面上。涂层可包含不可阳极化的且有助于配置孔隙通道404的材料。举例来说，涂层可沉积在表膜框架304的顶部表面和底部表面上，以使得孔隙通道404可形成于表膜框架304的侧壁上，且孔隙通道在实质上垂直于表膜框架304的侧壁的外部表面312的方向上延伸。

方法500接着前进到步骤508，其中包含第一材料的表膜框架经阳极化以形成具有多个孔隙通道(例如，孔隙通道404)的多孔材料。可通过使用图6中所展示的阳极化系统600执行步骤508，图6提供说明阳极化系统600的示意图。根据一实施例，包含第一材料的表膜框架602经阳极化以形成具有孔隙通道(例如，孔隙通道404)的多孔材料。 包含第一材料的表膜框架602浸入电解质溶液604中。电解质溶液604可包含草酸、磷酸、硫酸、其组合，和/或其它合适的材料。可添加其它化学品(例如缓和剂和/或添加剂)以进一步控制阳极化过程。HP 6002A DC电源供应器或其它合适的电源供应器可用作电压源608。包含第一材料的表膜框架602可充当阳极。在各种实施例中，电压源608提供阳极(例如，包含第一材料的表膜框架602)与阴极606之间的电位差。通过电压源608施加电位差时，阳极化过程对表膜框架602的第一材料进行阳极化以形成具有多个孔隙通道(例如，孔隙通道404)的多孔材料。可通过调节一或多个阳极化参数(包含温度、酸性、电解质溶液的组成和/或浓度、电压、电流，和/或阳极化过程的持续时间)来配置孔隙通道的特性。多个孔隙通道的特性包含大小、密度、定向、形状、长度，和/或均匀性。特性也可受用于表膜框架602的第一材料影响。在一些实施例中，用于表膜框架602的第一材料可包含各种纯度的铝或铝合金。在一些实例中，可通过对铝进行阳极化(所述阳极化在恒定电压40V的条件下于0℃的0.4M的草酸溶液中执行7小时)而获得多孔材料AAO。在一些实施例中，AAO具有直径在约10nm到1000nm范围中的多个孔隙通道。在一些实例中，可通过对铝进行阳极化(所述阳极化在恒定电压25V的条件下于10℃的2.3M硫酸溶液中执行)而获得多孔材料AAO，所述AAO具有直径约15nm的多个孔隙通道。在一些情况下，多步阳极化过程可用于调制孔隙通道的特性，其中在每一步骤之后改变阳极化参数。在一些实例中，可在第一阳极化步骤之后通过以因数1/√n减少电压来制造分支孔隙通道(例如Y形状孔隙通道)，其中n为分支的数目。对于另一实例，可通过使用两步阳极化途径获得高有序多孔材料。使用第一阳极化步骤形成第一多孔层。可使用移除过程(例如湿式化学蚀刻)移除第一多孔层以形成预纹理化表面。接着执行第二阳极化步骤以形成高有序多孔材料。由于移除第一多孔层，表膜框架可在阳极化过程之后具有不同尺寸。

阻障层可在阳极化过程期间在孔隙通道的末端产生。可使用各种移除过程(包含延长阳极化持续时间、湿式化学蚀刻、离子铣削，和/或等离子蚀刻)来移除阻障层以形成穿孔孔隙通道。移除过程可经配置以保留孔隙通道。

返回参看图5，方法500接着前进到步骤510，其中薄膜(例如，薄膜306)附接到具有多孔材料(例如，多孔材料400)的表膜框架(例如，表膜框架304)以形成表膜组件。

现参看图7，说明用于在集成电路制造中执行光刻过程的根据一或多个实施例中的本发明的方面构建的方法700的流程图。参考图1、3和7，方法700通过将掩模表膜系统300装载到光刻系统100而在步骤702处开始。方法700中的步骤702可进一步包含其它步骤，例如在将掩模表膜系统固定在掩模平台106上之后对准。

方法700接着前进到步骤704，其中将半导体晶片装载到光刻系统100的衬底平台118。在一些实例中，半导体晶片可为涂布有光致抗蚀剂层的硅晶片。光致抗蚀剂层待通过光刻曝光过程图案化，以使得经图案化表面308上的图案转移到光致抗蚀剂层。方法700接着前进到步骤706，其中光刻曝光过程将经图案化表面308上的图案转移到半导体晶片。

可在方法700之前、期间和之后提供其它步骤，且可针对方法700的其它实施例替换、省略，或移动所描述的一些步骤。在一个实例中，光刻过程包含软烘焙、掩模对准、曝光、曝光后烘焙、显影光致抗蚀剂，和硬烘焙。

因此，本发明提供用于半导体光刻过程的系统，其中系统包含薄膜和固定薄膜的由多孔材料形成的表膜框架。多孔材料包含经配置以过滤粒子且提供压力均衡的多个孔隙通道。在一实施例中，表膜框架完全由多孔材料形成。在一实施例中，孔隙通道具有有序布置。多个孔隙通道中的每一者在实质上垂直于侧壁的外部表面的方向上从表膜框架的侧壁的外部表面上的第一开口延伸到侧壁的内部表面上的第二开口。在一实施例中，系统包含掩模。掩模包含衬底和形成于衬底上的预定义图案。表膜框架安装在掩模上以形成由薄膜、掩模，和表膜框架的侧壁的内部表面围绕的内部空间。孔隙通道防止粒子进入内部空间，且在内部空间与围绕系统的空间之间提供压力均衡。在一实施例中，表膜框架为均匀连续的。在一实施例中，多孔材料为阳极氧化铝(AAO)。在一实施例中，表膜框架的外部侧壁上的第一开口具有在约10nm到1000nm之间的范围内的直径。相似地，在各种实施例中，孔隙通道和/或第二开口具有在约10nm到1000nm之间的范围内的直径。在一实施例中，由多孔材料覆盖的表膜框架的外部侧壁具有大于320平方毫米(mm²)的全部表面积。

本发明还提制造用于光刻过程的掩模表膜系统的方法。所述方法包含形成由多孔材料形成且将薄膜附接到表膜框架的所述表膜框架。多孔材料包含经配置以过滤粒子且均衡压力的多个孔隙通道。在一实施例中，形成表膜框架包含形成使用第一材料且对在电解质溶液中的第一材料的表膜框架执行阳极化过程的表膜框架。第一材料经阳极化以形成多孔材料。在一实施例中，执行阳极化过程包含使用图案化过程将图案施加到由第一材料形成的表膜框架的侧壁的选定表面。选择图案和图案化过程以配置多个孔隙通道。在一实施例中，执行阳极化过程包含通过调节一或多个阳极化参数(包含温度、酸性、电解质溶液的组成和/或浓度、电压、电流，和/或阳极化过程的持续时间)来配置多个孔隙通道的特性，其中多个孔隙通道的特性包含大小、孔隙间距离、定向、形状，和/或均匀性。在一实施例中，执行阳极化过程包含将涂层沉积在由第一材料形成的表膜框架的顶 部表面和由第一材料形成的表膜框架的底部表面上以配置多个孔隙通道的定向。在一实施例中，第一材料选自由以下组成的群组：铝、铝合金，和其组合。在一实施例中，制造用于光刻过程的掩模表膜系统的方法包含蚀刻硅晶片以形成薄膜。

还提供用于光刻过程的方法。所述方法包含将掩模表膜系统装载到光刻系统、姜晶片装载到光刻系统，和通过光刻系统对具有掩模的晶片执行光刻曝光过程。掩模表膜系统包含掩模，所述掩模包含衬底和形成于衬底上的预定义图案。掩模表膜还包含薄膜、由多孔材料形成的固定薄膜的表膜框架。多孔材料包含经配置以过滤粒子且提供压力均衡的多个孔隙通道。前文已概述了若干实施例的特征以使得所属领域的技术人员可更好地理解以下详细描述。所属领域的技术人员应了解，其可以易于使用本发明作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或获得相同优势的其它过程和结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离本发明的精神和范围，且其可在不脱离本发明的精神和范围的情况下在本文中进行各种改变、替代和更改。