集成电路结构及其形成方法与流程

本发明的实施例总体涉及半导体领域，更具体地，涉及集成电路结构及其形成方法。

背景技术：

在集成电路的封装中，可以将多个器件管芯接合在中介晶圆上，中介晶圆包括位于其中的多个中介层。在接合器件管芯之后，将底部填充物分布到器件管芯与中介晶圆之间的间隙内。然后，可以实施固化工艺以固化底部填充物。可以施加模塑料以密封在其中的器件管芯。然后，将产生的中介晶圆与其上的顶部管芯锯切分割为多个封装件，这些封装件包括诸如焊球的露出的电连接件。之后，封装件接合至封装衬底或印刷电路板。

技术实现要素：

根据本发明的一个方面，提供了一种形成集成电路结构的方法，包括：使用第一光刻掩模，对光刻胶执行第一光照射，其中，所述第一光刻掩模覆盖所述光刻胶的第一部分，并且所述光刻胶的所述第一部分包括在所述第一光照射中曝光的第一带状部分；使用第二光刻掩模，对所述光刻胶执行第二光照射，其中，所述第二光刻掩模覆盖所述光刻胶的第二部分，并且所述光刻胶的所述第二部分包括在所述第二光照射中曝光的第二带状部分，并且所述第一带状部分和所述第二带状部分具有双次曝光的重叠部分；使光刻胶显影以除去所述第一带状部分和所述第二带状部分；蚀刻位于所述光刻胶下方的介电层，以形成沟槽；以及用导电部件填充所述沟槽。

根据本发明的另一方面，提供了一种形成集成电路结构的方法，包括：形成包括第一区域、第二区域和第三区域的介电层，所述第三区域接合且在所述第一区域和所述第二区域之间；在所述介电层上方形成光刻胶，所述光刻胶包括分别覆盖所述介电层的所述第一区域、所述第二区域以及所述第三区域的第一部分、第二部分以及第三部分；对所述光刻胶的所述第一部分和所述第三部分执行第一光照射，而所述光刻胶的所述第二部分不曝光；对所述光刻胶的所述第二部分和所述第三部分执行第二光照射，而所述光刻胶的第一部分不曝光；使所述光刻胶显影以形成图案化的光刻胶；将图案化的所述光刻胶用作蚀刻掩模，蚀刻所述介电层，其中，沟槽形成为连续地延伸到所述介电层的所述第一区域，所述第二区域以及所述第三区域中；用导电材料填充所述沟槽以形成导电部件。

根据本发明的又一方面，提供了一种集成电路结构，包括：管芯包括：衬底；导电部件，位于所述衬底的上方且在所述管芯的表面处；和导线，电连接至所述导电部件，其中，所述导线包括：第一区域中的第一部分，其中，所述导电部件在所述第一区域中；第二区域中的第二部分；和第三区域中的第三部分，其中，所述第三区域在所述第一区域和所述第二区域之间，并且所述第三部分的宽度比所述第一部分和所述第二部分的宽度都大。

附图说明

在阅读附图时，本发明的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1至图19示出了根据一些实施例的通过缝合形成芯片的中间阶段的截面图和顶视图。

图20至图21示出了根据一些实施例的通过缝合形成大芯片。

图22示出了根据一些实施例的通过缝合形成大芯片的工艺流程图。

图23示出了根据一些实施例的衬底上的晶圆上的芯片(cowos)结构的截面图。

具体实施方式

下列公开提供了用于实现本发明的不同特征的多种不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各实施例中重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，在此可使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”等的空间关系术语，以容易的描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以其他方式定向(旋转90度或在其他方位上)，本文使用的空间相对描述符可同样地作相应解释。

根据各个示例性实施例，提供了一种晶圆中的大芯片及其通过缝合形成方法。示出了形成芯片的中间阶段。讨论了一些实施例的一些变化。贯穿各个视图和说明性实施例，相同的参考标号用于指代相同的元件。

图1至图19示出了根据一些实施例的形成大芯片的各中间阶段的截面图和顶视图。图22示出的工艺流程也示意性地示出了图1至图19中示出的步骤。在随后的讨论中，参照图22中的工艺步骤讨论图1至图19中示出的工艺步骤。

图1示出了晶圆2的截面图。根据本发明的一些实施例，晶圆2是器件晶圆，该晶圆包括形成在半导体衬底20顶面上的集成电路器件22。示例性的集成电路器件22包括互补金属氧化物半导体(cmos)晶体管、电阻器、电容器、二极管等。在此未示出集成电路器件22的细节。根据本发明的可选性实施例，晶圆2是中介晶圆，该晶圆不包括诸如晶体管、二极管的有源器件，但可以包括或者不包括无源器件。中介晶圆包括多个中介层，这些中介层包括在中介层相对两侧上的导电部件(例如金属焊盘)。导电迹线和通孔形成在中介层中，以使位于中介层相对两侧上的导电部件电互连。

根据本发明的一些实施例，示例性晶圆2包括衬底20。衬底20可以是半导体硅衬底或介电质衬底。当衬底是半导体衬底时，衬底20可以由晶体硅、晶体锗、硅锗和/或iii-v族化合物半导体(例如gaas、alinas、algaas、gainas、gainp、gainasp等)形成。半导体衬底20还可以是块状硅衬底或绝缘体上硅(soi)衬底。浅沟槽隔离(sti)区域(未示出)可形成在半导体衬底20中，以隔离半导体体衬底20中的有源区域。当衬底是介电质衬底时，衬底20可由氧化硅、碳化硅、氮化硅等形成。通孔21可形成为延伸进入半导体衬底20中，其中，通孔21用于电互连晶圆2相对两侧上的部件。通孔21可通过隔离层23与衬底20绝缘。

晶圆2包括区域100和区域200，它们可选地被分别称为第一掩模板区(fieldregion)和第二掩模板区。区域100和200具有重叠区域300，因为从区域100延伸至区域200的金属部件在区域300被缝合(stitch)，所以该重叠区域也被称为缝合区。缝合区300是可以具有均匀宽度的带部。此外，区域100和200可以具有基本相同的尺寸，尽管它们的尺寸可以互相不同。晶圆2可包括与该对区域(即，区域100和区域200)相同的多对区域，其中多对区域形成阵列。每对区域(即，区域100和区域200)用于形成如图19所示的大芯片。

层间介电层(ild)24形成在半导体衬底20上方并且填充集成电路器件22(如果有的话)中的各晶体管(未示出)的栅叠件之间的间隔。根据一些示例性实施例，ild24包括磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)、氟掺杂的硅酸盐玻璃(fsg)、正硅酸乙酯(teos)等。ild24可以使用旋涂、可流动化学汽相沉积(fcvd)等形成。根据本发明的一些实施例，使用诸如等离子体增强化学汽相沉积(pecvd)、低压化学汽相沉积(lpcvd)等的沉积方法形成ild24。根据一些实施例，通孔21可也延伸入ild24。

蚀刻停止层(未示出)可形成在ild24和集成电路器件22(如果有的话)上方，并且与它们接触。蚀刻停止层可由碳化硅、氮化硅、氮氧化硅、碳氮化硅等形成。蚀刻停止层由相对于上方的介电层30具有高蚀刻选择性的材料形成，因此蚀刻停止层可以用于停止对介电层30的蚀刻。

根据晶圆2是中介晶圆的一些实施例，可以不形成集成电路器件22和ild24。

图1中还进一步示出了介电层30，其在下文中可选地称为金属间介电(imd)层30。根据本发明的一些实施例，imd层30由介电常数(k值)低于约3.0、低于约2.5或甚至更低的低k介电材料形成。imd层30可以由blackdiamond(应用材料公司的注册商标)、含碳的低k介电材料、氢倍半硅氧烷(hsq)、甲基倍半硅氧烷(msq)等形成。根据本发明的一些实施例，形成imd层30包括沉积含致孔剂的介电材料，之后执行固化工艺以驱除致孔剂，因此剩余的imd层30是多孔的。

根据可选实施例，imd层30由诸如氧化硅、氮化硅、碳化硅、氮氧化硅等非低k介电材料形成。

图2a至图4示出单镶嵌工艺。参照图2，光刻胶32施加在imd层30上方。相应的步骤在图22所示的工艺流程中表示为步骤402。之后，光刻掩模34直接设置包括缝合区300的区域100的上方。受限于掩模板的最大尺寸，光刻掩模34不是大到足以覆盖区域100和200(包括区域300)。相反，光刻掩模34用于暴露光刻胶32在区域100中而不是区域200中的部分。然后进行光照射，以曝光光刻胶32的部分32a，而部分32b不曝光。相应的步骤在图22所示的工艺流程中表示为步骤404。

图2b示出图2a中的光刻胶32在光照射后的示意性顶视图。一些示例性的曝光区域32a示意性地示出，其中，曝光区域在区域100中。曝光部分32a还包括部分32a1和部分32a2，其中部分32a1邻近所形成的芯片/管芯4(图19所示)的边缘，并且限定用于形成密封环84的图案。部分32a2表示用于形成在后续步骤中的金属线的部分。

参照图3a，光刻掩模40直接设置在包括缝合区300的区域200的上方。受限于掩模板的最大尺寸，光刻掩模40不是大到足以覆盖区域100和200，并且用于曝光光刻胶32在区域200中而不是在区域100中的部分。然后进行光照射，以曝光光刻胶32的部分32c，但不曝光部分32b。相应的步骤在图22所示的工艺流程中表示为步骤406。曝光部分32c的一些与曝光部分32a的一部分重叠，曝光部分32a已经在图2a所示的步骤中被曝光。部分32a和32c的重叠部分在下文中被称为双次曝光部分32d。双次曝光部分32d在缝合区300中。

图3b示出图3a中的光刻胶32在光照射后的示意性顶视图。一些示例性的曝光区域32c示意性地示出，其中，曝光区域在区域200和区域300中。曝光部分32c还包括部分32c1和部分32c2，其中，部分32c1邻近于形成的芯片4(图19所示)的边缘，并且限定用于形成密封环84的图案。部分32c2表示用于形成在后续步骤中的金属线的部分。双次曝光部分32d还包括部分32d1和32d2。通过使用不同光刻掩模的两次光照射，部件32a、32b和32c的组合可延伸超过单个掩模板区。连接(joining)区域100和200中图案被称为缝合。

双次曝光部分32d是被光照射了两次。因此，双次曝光部分32d的宽度w1可大于部分32a和32c的宽度w2。例如，虚线42示意性地示出了该双次曝光部分32d，双次曝光部分比曝光一次的部分更宽。此外，如果一个或两个光刻掩模34(图2a所示)和40(图3a所示)没有准确对准，部分32a2和32c2可以不对准在一条直线上，并且可以偏移(但互相平行)或倾斜(连接且不平行)，即使部分32a2和32c2在光刻掩模中被定义为具有均匀宽度的连续直条。同样地，部分32a1和32c1可以不对准在一条直线上。

接下来，执行光刻胶显影，去除曝光部分32a和32c(包括双次曝光区域32d)，保留未曝光部分32b。相应的步骤在图22所示的工艺流程中表示为步骤408。图4示出了生成的结构。之后，光刻胶32用作蚀刻掩模以蚀刻下方的imd层30，产生在imd层30中的沟槽44。相应的步骤在图22所示的工艺流程中表示为步骤410。如果在ild层24上方有蚀刻停止层，蚀刻停止层也被蚀刻穿透。根据一些实施例，通孔21暴露于沟槽44。然后去除光刻胶32。

参照图5，在imd层30中形成导线46。相应的步骤在图22所示的工艺流程中表示为步骤412。根据一些实施例，金属线46包括扩散阻挡层48和位于扩散阻挡层48上方的含铜材料50。扩散阻挡层48可以包括钛、氮化钛、钽、氮化钽等。扩散阻挡层48具有防止含铜材料50中的铜扩散到imd层30中内的功能。导线46在下文中称为金属线46。金属线46的形成可包括形成毯式扩散阻挡层48，沉积含铜材料50(例如，通过镀)，然后通过诸如化学机械抛光(cmp)执行平坦化，以去除阻挡层48和含铜材料50的多余部分。

图6示出了在imd层30和金属线46的上方形成蚀刻停止层的(esl)52，并在esl52上方形成低k介电层54。esl52可由氮化物、硅-碳基材料、掺碳氧化物和/或它们的组合形成。形成方法包括等离子体增强化学气相沉积(pecvd)或其它方法，诸如高密度等离子体cvd(hdpcvd)、原子层沉积(ald)等。根据一些实施例，介电层52是扩散阻挡层，用于防止不希望的元素(如铜)扩散到后续形成的低k介电层中。介电层52还可同时充当蚀刻停止层和扩散阻挡层。

图6还示出形成可以是低k介电层或非低k介电层的介电层54。低k介电层54可具有的k值小于约3.5，或小于约2.5。包括在低k介电层54中的材料可包括含碳材料、有机硅酸盐玻璃、含致孔剂的材料和/或其它们的组合。低k介电层54可以利用pecvd来沉积，也可用其他常用的沉积方法，如lpcvd、ald和旋涂。

图7至图13示出了使用双镶嵌工艺形成金属线和通孔，其中，相应的各处理步骤也可被表示为在图22所示的工艺流程的步骤402到412。根据一些示例性实施例，图7至图11示出了形成通孔开口和沟槽。可以理解，先形成通孔的方法被用作实例以说明通孔开口和沟槽如何形成，也可用其他方法，如后形成通孔、金属硬掩模方法等，本发明中的“缝合”的概念也可应用于其他方法中。

首先，参考图7，形成通孔开口56。可使用如图2a至图4公开的双次曝光方法实现该形成，其中，在这里不重复细节。可以理解，通孔开口56可包括用于形成实现电连接目的通孔的通孔开口，以及用于形成密封环的开口。用于电连接目的开口形成在区域100和200的部分中，而没有形成在缝合区300中。

另一方面，用于形成密封环的通孔开口延伸进入到缝合300(以及区域100和200的其他部分)，以确保所产生的密封环延伸至所有的低k介电层中，并且形成无缝金属环。

接下来，参照图8a，在imd层54上方施加光刻胶60。之后，光刻掩模62直接设置在区域100(包括缝合区300)的上方。光刻掩模62用于曝光光刻胶60在区域100和300中的而不是区域200中的部分。然后进行光照射，以曝光光刻胶60的部分60a，而不曝光部分60b。

图8b示出图8a中的光刻胶60在光照射后的示意性顶视图。曝光部分60a还包括部分60a1和部分60a2，其中部分60a1限定用于形成图19中的密封环84的图案。部分60a2表示用于形成在后续步骤中的金属线的部分。

参照图9a，光刻掩模64直接设置在区域200(包括缝合区300)的上方。光刻掩模64用于曝光光刻胶60在区域200中(包括缝合区300)而不是在区域100中的部分。然后进行光照射，以曝光光刻胶60的部分60c，而不曝光部分60b。曝光部分60c的一些与曝光部分60a的一部分重叠，曝光部分60a已经在图8a所示的步骤中被曝光。部分60a和60c的重叠部分在下文中被称为双次曝光部分60d。双次曝光部分32d在缝合区300中。

图9b示出图9a中的光刻胶60在光照射后的示意性顶视图。曝光部分60c还包括部分60c1和部分60c2，其中部分60c1限定了用于形成图19中的密封环84的图案。部分60c2表示用于形成在后续步骤中的金属线的部分。双次曝光部分60d还包括部分60d1，部分60d1用于限定用于形成密封环的图案。

再次，双次曝光部分60d是光照射了两次。因此，双次曝光部分60d的宽度w3可大于部分60a和60c的宽度w4。例如，虚线66示意性地示出了双次曝光部分60d可比曝光一次的部分更宽。同样地，如果一个或两个光刻掩模62(图8a所示)和64(图9a所示)没有准确对准，部分60a2和60c2可以没有对准在一条直线上，并且可以偏移或倾斜，即使部分60a2和60c2在光刻掩模中被限定为具有均匀宽度的连续直条。部分60a1和60c1的连接部分可以没有对准在一条直线上，并且可以偏移或倾斜。

接下来，执行光刻胶显影，去除曝光部分60a和60c，以及双次曝光区域60d，而保留未曝光部分60b。图10示出了生成的结构。在图11示出的随后的步骤中，光刻胶60用作蚀刻掩模以蚀刻下方的imd层54，产生在imd层54中的沟槽68。如图12所示，之后去除光刻胶60。

参照图13，在imd层54中形成导线70和通孔72。根据一些实施例，金属线70和通孔72包括扩散阻挡层74和位于扩散阻挡层74上方的含铜材料76。扩散阻挡层74可以包括钛、氮化钛、钽、氮化钽等。导线70在下文中称为金属线70。金属线70和通孔72的形成包括形成毯式扩散阻挡层74，形成含铜材料76(例如，通过镀)，然后通过执行诸如cmp的平坦化工艺，以去除阻挡层74和含铜材料76的多余部分。

图14示出了形成附加的imd层、金属线和在imd层54上方的通孔。例如，示出了顶部金属层和相应的下方通孔。顶部金属层包括形成在imd层82中金属线78和通孔80。金属线78、通孔80和imd层82的形成工艺和材料，分别类似于金属线70、通孔72和imd层54的形成，因此在此不再重复。在imd层54和imd层82之间可以有多个金属层。

密封环84由金属线和通孔形成，该通孔延伸穿过包括imd层30和82的介电层以及其间的所有层。因此，密封环84形成一个完整的金属环。或者说，密封环84包括在每个金属线层和每个通孔层中的部分，每一部分构成完整的环。因此，密封环84延伸穿过所有的低k介电层，并且可以防止水分渗透到低k介电层的被密封环84包围的部分内。

如图15所示，在互连结构16上方形成钝化层86。相应的步骤在图22所示的工艺流程中表示为步骤414。钝化层86具有的k值大于3.8，并且使用非低k介电材料形成。根据本发明的一些实施例，钝化层86是包括氧化硅层(未示出)和在氧化硅层上方的氮化硅层(未示出)的复合层。钝化层86也可由其他非多孔介电材料(例如未掺杂的硅酸盐玻璃(usg)、氮氧化硅等)形成。

图案化钝化层86，并且形成焊盘88以穿透钝化层86来连接金属线78。相应的步骤在图22所示的工艺流程中表示为步骤414。虽然可以使用其他金属材料，但是金属焊盘88可以是铝焊盘或铝-铜焊盘，因此在下文可选地称为铝焊盘88。例如，金属焊盘88可以具有在约99.5％和约99.9％之间的铝(原子)百分比，以及在约0.1％和约0.5％之间的铜百分比。

图16示出了形成钝化层90和导电柱92。相应的步骤在图22所示的工艺流程中表示为步骤416。钝化层90可由与钝化层86相类似的材料形成。钝化层90的一些部分覆盖金属焊盘88的边缘部分，并且金属焊盘88的中心部分通过钝化层86中的开口露出。形成导电柱92以延伸进入到钝化层86中的开口，并且电连接至金属焊盘88。

图17至图19示出了对晶圆2的背面执行背面工艺。参考图17，对晶圆2执行背面研磨，以暴露通孔21，其中，通过研磨去除衬底20在通孔21底面下方的部分。接下来，如图18所示，形成再分布线(rdl)94，其中rdl94可由铜、铝、镍等形成。rdl94电连接至通孔21和上方覆的金属线46。形成rdl94也可以采用图2a至至图4公开的缝合技术。相应的步骤在图22所示的工艺流程中表示为步骤418。根据一些实施例，形成rdl94包括形成毯式晶种层(如钛层和钛层上的铜层)，形成图案化的光刻胶(未示出)，并且在图案化的光刻胶的开口中镀rdl94。光刻胶可使用双次曝光来曝光，使得rdl94可从区域100延伸至区域200。

图19示出了形成电连接器98，该电连接器可以是焊料区域、金属焊盘、金属柱等。相应的步骤在图22所示的工艺流程中表示为步骤420。相应的步骤在图22所示的工艺流程中表示为步骤422。根据一些实施例，执行衬底上的晶圆上的芯片(chip-on-wafer-on-substrate，cowos)工艺。在示例性cowos工艺中，多个相同的器件管芯(未示出)接合至晶圆2的金属柱92，每个器件管芯接合至芯片4中的一个。然后晶圆2被锯切分割成多个芯片4，其中在划线6上执行锯切，每个芯片4具有一个接合在其上的器件管芯(未示出)。之后，所产生的单个芯片4可以接合至封装衬底(未示出)，以形成cowos封装件。

图20至21示意性示出了根据一些示例性实施例的芯片4中的一些部件的顶视图。密封环84形成邻近于所形成的芯片4的边缘的完整的环。根据一些示例性实施例，芯片4具有的面积比示例性的掩模板的面积大，掩模板的面积可以是26毫米×33毫米。因此，当使用26毫米×33毫米的掩模板时，所得芯片4可具有高达52毫米×33毫米的面积。密封环84包括在缝合区300的部分以及在剩余区域100和200中与缝合区300不重叠的附加部分。金属线46，70和78也延伸到区域区300，并且进一步延伸到区域100和200。因此，金属线46，70和78和rdl94(图18)用于互连使用不同的光刻掩模形成的金属部件。

图20示出了在缝合区300中加宽的金属部件。根据一些实施例，由于双次曝光，金属线(例如金属线78)在缝合区300中的部分的宽度w2'比同一金属线在区域100和200中的部分的宽度w1'更大。根据一些示例性实施例，(w2-w1)的差可以大于约400nm，并且可以在约400nm和约12,000nm的范围内。密封环84也具有相同的特性。

图21示出了使用两个光刻掩模形成的部件的未对准。例如，金属线78可包括与缝合区300不重叠的区域100中的部分78a和与缝合区300不重叠的区域200中的部分78b，以及缝合区300中的部分78c。部分78a和78b没有对准至同一直线。此外，部分78c比部分78a和78b更宽。如果发生未对准，密封环84可具有相同的特性。

图23示出了根据一些实施例的衬底上的晶圆上的芯片(cowos)结构的截面图，该结构包括通过倒装芯片接合而接合至管芯4的管芯102。管芯102可是包括有源器件(例如，晶体管和/或二极管)的器件管芯。管芯4可以是在其中没有有源器件的中介片。器件管芯102包括半导体衬底104和密封环106。根据一些实施例，使用缝合方法形成管芯4，因此，管芯4包括如图20或21所示的缝合区300。形成器件管芯102没有使用缝合。因此，密封环106的四边的每一个可具有均匀宽度，并且没有观察到缝合区。器件管芯102可用封装材料110封装，封装材料110可以是模塑料或模制底部填充物。中介片4进一步形成在封装衬底108上，封装衬底108可以是层压衬底或积层(built-up)衬底。焊料区112，114和116用于接合。

本发明的实施例具有一些有利特征。通过缝合，将由两个光刻掩模限定的导电部件缝合起来，因此形成的芯片可比由掩模板限定的最大尺寸要大。

根据本发明的一些实施例，一种方法包括对光刻胶执行第一光照射和第二光照射。使用第一光刻掩模，对光刻胶执行第一光照射，其中，所述第一光刻掩模覆盖所述光刻胶的第一部分。所述光刻胶的所述第一部分具有在所述第一光照射中曝光的第一带状部分。使用第二光刻掩模，对所述光刻胶执行第二光照射，所述第二光刻掩模覆盖所述光刻胶的第二部分。并且所述光刻胶的所述第二部分具有在所述第二光照射中曝光的第二带状部分。所述第一带状部分和所述第二带状部分具有双次曝光的重叠部分。该方法还包括使光刻胶显影以除去所述第一带状部分和所述第二带状部分，蚀刻位于所述光刻胶下方的介电层以形成沟槽，以及用导电部件填充所述沟槽。

在一些实施例中，当所述光刻胶的所述第一部分在受到光照射时，所述光刻胶的所述第二部分的部分不受光照射，并且当所述光刻胶的所述第二部分受到光照射时，所述光刻胶的所述第一部分的部分不受光照射。

在一些实施例中，所述导电部件包括用于电连接的金属线。

在一些实施例中，所述导电部件包括完整金属环，并且所述完整金属环是密封环的部分。

在一些实施例中，所述介电层包括低k介电材料。

在一些实施例中，所述光刻胶的所述第一带状部分和所述第二带状部分基本上对准在一直线上。

在一些实施例中，用所述导电部件填充所述沟槽，是双镶嵌工艺的部分。

在一些实施例中，用所述导电部件填充所述沟槽，是单镶嵌工艺的部分。

根据本发明的一些实施例，一种方法包括形成包括第一区域、第二区域和第三区域的介电层，所述第三区域接合且在所述第一区域和所述第二区域之间；在所述介电层上方形成光刻胶，所述光刻胶包括第一部分、第二部分以及第三部分，分别覆盖所述介电层的所述第一区域、所述第二区域以及所述第三区域。对所述光刻胶的所述第一部分和所述第三部分执行第一光照射，而所述光刻胶的第二部分不曝光。对所述光刻胶的所述第二部分和所述第三部分执行第二光照射，而所述光刻胶的第一部分不曝光。使所述光刻胶显影以形成图案化的光刻胶。使用图案化的光刻胶作为蚀刻掩模，蚀刻所述介电层，并且沟槽被形成为连续地延伸到所述介电层的所述第一区域，所述第二区域以及所述第三区域中。用导电材料填充所述沟槽以形成导电部件。

在一些实施例中，在所述第一光照射中，所述光刻胶的第一带状部分被曝光为包括在所述光刻胶的所述第一部分中的第一子部分和所述光刻胶的所述第三部分的第三子部分，并且在所述第二光照射中，所述光刻胶的第二带状部分被曝光为包括所述光刻胶的所述第二部分的第二子部分所述光刻胶的所述第三部分的第三子部分。

在一些实施例中，所述第一子部分，所述第二子部分和所述第三子部分对准在一直线上。

在一些实施例中，所述第三子部分比所述第一子部分和所述第二子部分都要宽。

在一些实施例中，所述第一子部分和所述第二子部分互相平行，并且没有对准在一直线上。

在一些实施例中，分别使用第一光刻掩模和第二光刻掩模，执行所述第一光照射和所述第二光照射。

在一些实施例中，所述导电部件包括金属线。

在一些实施例中，所述导电部件包括金属线环，和位于所述金属线环下方且连接于所述金属线环的通孔环。

根据本发明的一些实施例，一种集成电路结构包括管芯，管芯还包括：衬底；导电部件，在所述衬底上方且在所述管芯的表面处；以及导线，电连接至所述导电部件。所述导线包括：第一区域中的第一部分，其中，所述导电部件在所述所述第一区域中；第二区域中的第二部分；以及第三区域中的第三部分。所述第三区域在所述第一区域和所述第二区域之间。所述第三部分的宽度比所述第一部分和所述第二部分的宽度都要大。

在一些实施例中，所述第一部分和所述第二部分具有相同宽度。

在一些实施例中，所述第一区域、所述第二区域和所述第三区域中的每一个均是矩形区域，并且所述第三区域延伸至所述管芯的相对边缘。

在一些实施例中，所述管芯还包括密封环，所述密封环的一侧包括：所述第一区域的第四部分；所述第二区域的第五部分；以及所述第三区域的第六部分，其中，所述第六部分具有的附加宽度比所述密封环的所述第四部分和所述第五部分都宽。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。