一种显示基板、显示装置及驱动方法与流程

本发明涉及显示技术领域，尤其涉及一种显示基板、显示装置及驱动方法。

背景技术：

随着生活质量的日益提升，平板显示器已经成为生活中不可或缺的一部分，目前平板显示器中的主流之一是薄膜晶体管液晶显示器(TFT-LCD)，薄膜晶体管液晶显示器具有体积小、功耗低、无辐射、制造成本低等优点。随着显示行业的发展和人民物质水平的提高，对显示的要求也越来越高。为了满足高标准的显示，对液晶显示面板(Panel)内部的设计要求也越来越苛刻。

目前TFT阵列基板中，由于设计或工艺等方面的影响，可能会造成TFT阵列基板不同区域的像素电极在栅电极(Gate)关闭时电压的衰减(ΔVP)不同，不同区域的ΔVP存在差异，使得在输入相同公共电压下，不同区域的像素电压与公共电压的压差不同，导致灰阶差异不同，显示不均一。

技术实现要素：

有鉴于此，本发明提供一种显示基板、显示装置及驱动方法，用于解决现有的显示面板中不同区域的像素电压与公共电压的压差不同，导致灰阶差异不同，显示不均一的问题。

为解决上述技术问题，本发明提供一种显示基板，所述显示基板划分为多个分区，每一分区中包括至少一个亚像素单元、一公共电极电压输入线、一公共电极电压控制线和至少一个控制薄膜晶体管，同一分区中，所述控制薄膜晶体管的栅电极与所述公共电极电压控制线连接，源电极与所述公共电极电压输入线连接，漏电极与所述亚像素单元的公共电极连接。

优选地，每一分区中包括一行亚像素单元。

优选地，属于同一分区中的一行亚像素单元的公共电极分开设置，每一亚像素单元对应一控制薄膜晶体管。

优选地，所述显示基板还包括栅线，所述公共电极电压输入线和所述公共电极电压控制线均与所述栅线平行且同层同材料设置。

优选地，同一行亚像素单元的公共电极电压输入线和公共电极电压控制线位于该行亚像素单元的同一侧，栅线位于该行亚像素单元的另一侧，所述同一侧和另一侧为相对的两侧。

优选地，所述控制薄膜晶体管与所述亚像素单元中的开关薄膜晶体管的栅电极同层同材料设置，有源层同层同材料设置，源电极和漏电极同层同材料设置。

优选地，，奇数行亚像素单元的开关薄膜晶体管均与对应的亚像素单元第一侧的数据线连接，奇数行亚像素单元的开关薄膜晶体管的源电极靠近与其连接的数据线，漏电极远离与其连接的数据线，偶数行亚像素单元的开关薄膜晶体管与对应的亚像素单元第二侧的数据线连接，奇数行的亚像素单元的开关薄膜晶体管的源电极靠近与其连接的数据线，而漏电极远离与其连接的数据线，第一侧为左侧，第二侧为右侧，或者，第一侧为右侧，第二侧为左侧。

本发明还提供一种显示装置，包括上述显示基板和控制模块；

所述控制模块与所述公共电极电压控制线和公共电压输入线连接，用于向不同分区中的所述公共电极电压控制线输入控制电压，以及向所述公共电极电压输入线输入公共电压，以使得不同分区中的公共电极的电压和像素电极的电压之间的压差相同。

优选地，所述控制模块向不同分区中的所述公共电极电压输入线输入的公共电压相同。

优选地，每一所述分区包括一行亚像素单元，所述控制模块向奇数行亚像素单元对应的分区中的公共电极电压控制线输入的控制电压与向偶数行亚像素单元对应的分区中的所述公共电极电压控制线输入的控制电压不同，以使得不同分区中的公共电极的电压和像素电极的电压之间的压差相同。

本发明还提供一种显示装置的驱动方法，用于驱动上述显示装置，所述方法包括：

向不同分区中的所述公共电极电压控制线输入控制电压，以及向所述公共电极电压输入线输入公共电压，以使得不同分区中的公共电极的电压和像素电极的电压之间的压差相同。

优选地，所述向不同分区中的所述公共电极电压控制线输入控制电压，以及向所述公共电极电压输入线输入公共电压的步骤包括：

向不同分区中的所述公共电极电压输入线输入的公共电压相同。

优选地，每一所述分区包括一行亚像素单元；

所述向不同分区中的所述公共电极电压控制线输入控制电压，以及向所述公共电极电压输入线输入公共电压的步骤包括：

向奇数行亚像素单元对应的分区中的公共电极电压控制线输入的控制电压与向偶数行亚像素单元对应的分区中的所述公共电极电压控制线输入的控制电压不同，以使得不同分区中的公共电极的电压和像素电极的电压之间的压差相同。

本发明的上述技术方案的有益效果如下：

本发明实施例中，显示基板划分为多个分区，每一分区中的公共电极均通过控制薄膜晶体管与公共电极电压输入线连接，公共电极电压输入线上传输的电压必须通过控制薄膜晶体管才能够进入公共电极，可以通过控制向公共电极电压控制线输入的电压的大小，控制与其连接的控制薄膜晶体管的源电极和漏电极之间的电流的大小，从而控制公共电极电压输入线输入至公共电极的电压的大小，以使得不同区域的像素电压与公共电压的压差相同，解决现有的显示面板因不同分区的像素电压与公共电压的压差不同，导致灰阶差异不同，显示不均一的问题。

附图说明

图1为现有技术中的采用Z-inversion方向设计的阵列基板的结构示意图；

图2为现有技术中的阵列基板的像素电极的电压在栅电极关闭时产生衰减的示意图；

图3为本发明实施例一的阵列基板的结构示意图；

图4为图3中的阵列基板的A-A’剖视图；

图5为图3中的阵列基板的等效电路图；

图6为本发明实施例二的阵列基板的结构示意图；

图7为本发明实施例三的阵列基板的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。

为解决现有的显示面板中不同区域的像素电压与公共电压的压差不同，导致灰阶差异不同，显示不均一的问题，本发明实施例提供一种显示基板，所述显示基板划分为多个分区，每一分区中包括至少一个亚像素单元、一公共电极电压输入线、一公共电极电压控制线和至少一个控制薄膜晶体管(TFT)，同一分区中，所述控制薄膜晶体管的栅电极与所述公共电极电压控制线连接，源电极与所述公共电极电压输入线连接，漏电极与所述亚像素单元的公共电极连接。

其中，控制薄膜晶体管的栅电极相当于一个开关，通过向控制薄膜晶体管的栅电极输入大小不同的电压，可以控制控制薄膜晶体管的打开程度，即控制控制薄膜晶体管的源电极和漏电极之间的电流的大小。

由于本发明实施例中，公共电极电压输入线上传输的电压必须通过控制薄膜晶体管才能够进入公共电极，因而利用上述控制薄膜晶体管的工作原理，本发明实施例中，可以通过控制向公共电极电压控制线输入的电压的大小，控制与其连接的控制薄膜晶体管的源电极和漏电极之间的电流的大小，从而控制公共电极电压输入线输入至公共电极的电压的大小，以使得不同区域的像素电压与公共电压的压差相同，解决现有的显示面板因不同分区的像素电压与公共电压的压差不同，导致灰阶差异不同，显示不均一的问题。

优选地，本发明实施例中的显示基板为阵列基板，当然，也不排除该显示基板是彩膜基板的可能。以下实施例中，均以显示基板为阵列基板为例进行说明。

目前，大量阵列基板在设计方面采用Z-inversion方向设计，即，奇数行亚像素单元对应的开关薄膜晶体管的开口方向与偶数行亚像素单元对应的开关薄膜晶体管的开口方向相反，所谓开口方向是指开关薄膜晶体管中的源电极指向漏电极的方向。请参见图1，图1为现有技术中的采用Z-inversion方向设计的阵列基板的结构示意图，该阵列基板包括栅线101、数据线102和位于由栅线101和数据线102限定的像素区域中的亚像素单元，每一亚像素单元均包括像素电极103和公共电极104，每一亚像素单元对应一开关薄膜晶体管，开关薄膜晶体管的栅电极与栅线101连接(本实施例中，栅电极直接是栅线101的一部分)，源电极105与数据线102连接，漏电极106与像素电极103连接。从图1中可以看出，位于第一行和第三行(奇数行)的亚像素单元的开关薄膜晶体管均与对应的亚像素单元右侧的数据线连接，位于第一行和第三行(奇数行)的亚像素单元的开关薄膜晶体管的源电极靠近与其连接的数据线，而漏电极远离与其连接的数据线，位于第二行(偶数行)亚像素单元的开关薄膜晶体管与对应的亚像素单元左侧的数据线连接，位于第一行和第三行(奇数行)的亚像素单元的开关薄膜晶体管的源电极靠近与其连接的数据线，而漏电极远离与其连接的数据线，从而使得奇数行亚像素单元对应的开关薄膜晶体管的开口方向与偶数行亚像素单元对应的开关薄膜晶体管的开口方向相反。

奇数行亚像素单元对应的开关薄膜晶体管的开口方向与偶数行亚像素单元对应的开关薄膜晶体管的开口方向不同，再加上工艺上精度范围内的波动，势必会造成奇数行亚像素单元对应的开关薄膜晶体管的栅电极与源电极的交叠面积与偶数行亚像素单元对应的开关薄膜晶体管的栅电极与源电极的交叠面积不同，按照目前的工艺精度，两者的交叠面积约有5％的差异，从而造成奇数行亚像素单元对应的开关薄膜晶体管的Cgs(栅源电容)与偶数行亚像素单元对应的开关薄膜晶体管的Cgs不同。

像素电极的电压在栅电极关闭时会产生衰减ΔVP，请参考图2，图2中，Vg是指栅极电压Vgate，Vp是指像素电压Vpixel，Vsig.c是指数据线的数据电压，Vcom是指根据常规输入的数据电压，不考虑△vp的情况下，得到的理想公共电极电压，Vcom1是考虑△vp情况下的公共电极电压。从图2中可以看出，每一帧图像都存在ΔVP。

另外，请参考以下公式：

其中，ΔVP是指像素电极的电压在栅电极关闭时产生的衰减，Cgs是栅源电容，Clc是液晶电容，Cst是存储电容，△Vg是指VGH(栅电极的打开电压)和VGL(栅电极的关闭电压)的差值。

从上述公式可以看出，奇数行亚像素单元对应的开关薄膜晶体管的Cgs与偶数行亚像素单元对应的开关薄膜晶体管的Cgs不同时，会造成奇数行亚像素单元的ΔVP与偶数行亚像素单元的ΔVP不同，使得奇数行亚像素单元和偶数行亚像素单元在输入相同的公共电压的情况下，公共电极的电压与像素电极的电压之间的差值不同，从而导致灰阶显示差异，形成明暗相间条纹的显示不良。

为了解决现有的奇数行亚像素单元与偶数行亚像素单元的公共电极的电压与像素电极的电压之间的差值不同，导致灰阶显示差异，形成明暗相间条纹的显示不良的问题，本发明的实施例一提供一种阵列基板，请参考图3，该阵列基板划分为多个分区10，每一分区10中包括一行亚像素单元、一公共电极电压输入线3021、一公共电极电压控制线3022和多个控制薄膜晶体管20，其中，每一亚像素单元中包括公共电极303和像素电极3081，同一分区10中，所述控制薄膜晶体管20的栅电极与所述公共电极电压控制线3022连接(本发明实施例中，控制薄膜晶体管20的栅电极是公共电极电压控制线3022的一部分)，源电极3061与所述公共电极电压输入线3021连接，漏电极3062与所述亚像素单元的公共电极303连接。

本发明实施例中，每一亚像素单元的公共电极303均分开设置，每一亚像素单元均对应一控制薄膜晶体管20，该种设置方式下，公共电极电压可以通过采用金属材料制成的公共电极电压输入线快速传输至每一亚像素单元的公共电极。当然，处于同一行的亚像素单元的公共电极也可以连接在一起，此时，该行亚像素单元可以通过一个控制薄膜晶体管与公共电极电压控制线3022和公共电极电压输入线3021连接，从而可节省控制薄膜晶体管的数量。

所述阵列基板还包括：栅线3023、数据线3063以及与每一亚像素单元对应的开关薄膜晶体管30，所述公共电极电压输入线3021和所述公共电极电压控制线3022均与所述栅线3023平行且同层同材料设置，可通过一次构图工艺形成，从而可以不增加mask数量，降低生产成本。

另外，本发明实施例中，同一行亚像素单元的公共电极电压输入线3021和公共电极电压控制线3022位于该行亚像素单元的同一侧，栅线3023位于该行亚像素单元的另一侧，所述同一侧和另一侧为相对的两侧从而使得阵列基板上的布线更清晰简单。

图4是图3中的阵列基板的A-A’剖视图。

下面从剖视图的角度出发，对本发明实施例的阵列基板的结构进行说明。本发明实施例的阵列基板包括：

衬底基板301；

栅金属层，包括：公共电极电压输入线3021、公共电极电压控制线3022、栅线3023、控制薄膜晶体管10的栅电极(本实施例中，为公共电极电压控制线3022的一部分)、开关薄膜晶体管的栅电极(图未示出)，其中，公共电极电压输入线3021、公共电极电压控制线3022、栅线3023、控制薄膜晶体管10的栅电极、开关薄膜晶体管的栅电极，通过一次构图工艺形成；

公共电极303，公共电极303与栅金属层同层；公共电极303通常采用ITO制成；

栅极绝缘层304；

有源层305；

源漏金属层，包括：数据线3063、控制薄膜晶体管10的源电极3061和漏电极3062以及开关薄膜晶体管的源电极和漏电极(图未示出)，其中，数据线3063、控制薄膜晶体管10的源电极3061和漏电极3062以及开关薄膜晶体管的源电极和漏电极，通过一次构图工艺形成；

钝化层307；

像素电极层，包括：像素电极3081和过孔连接部3082，过孔连接部3082设置于贯穿钝化层307、源漏金属层和栅极绝缘层304的过孔中，用于连接控制薄膜晶体管10的源电极3061与公共电极电压输入线3021，以及用于连接控制薄膜晶体管10的漏电极3062与公共电极303；像素电极层通常采用ITO制成。

本发明实施例中，所述控制薄膜晶体管20与所述亚像素单元中的开关薄膜晶体管30同时形成，即，控制薄膜晶体管20的栅电极和开关薄膜晶体管30的栅电极同层同材料设置，控制薄膜晶体管20的栅极绝缘层和开关薄膜晶体管30的栅极绝缘层同层同材料设置，控制薄膜晶体管20的有源层和开关薄膜晶体管30的有源层同层同材料设置，控制薄膜晶体管20的源电极和漏电极和开关薄膜晶体管30的源电极和漏电极同层同材料设置。从而使得形成控制薄膜晶体管时可以不增加mask数量，降低生产成本。

从图4中可以看出，公共电极电压输入线3021上传输的电压必须通过控制薄膜晶体管10才能够进入公共电极303，利用控制薄膜晶体管10的工作原理，可以通过控制向公共电极电压控制线3022输入的电压的大小，控制与其连接的控制薄膜晶体管10的源电极3061和漏电极3062之间的电流的大小，从而控制公共电极电压输入线3021输入至公共电极303的电压的大小。

图5为图3中的阵列基板的等效电路图，图5中示出了第N行亚像素单元和第N+1行亚像素单元对应的公共电极电压(Vcom)控制电路和数据电压(Data)控制电路。

本发明实施例中，阵列基板划分为多个分区，每一分区中的包括一行亚像素单元，从而使得奇数行亚像素单元和偶数行亚像素单元的公共电极在排布上进行了分离，能够分开进行控制，可以根据需要向奇数行和偶数行亚像素单元的公共电极电压输入线输入不同的电压，或者，向奇数行和偶数行亚像素单元的公共电极电压输入线输入相同的电压，且向奇数行和偶数行亚像素单元的公共电极电压控制线输入不同的电压，以控制输入至奇数行和偶数行亚像素的公共电极的电压相同，解决现有的显示面板因奇数行和偶数行亚像素单元的像素电压与公共电压的压差不同，导致灰阶显示差异，形成明暗相间条纹的显示不良的问题，实现了画面显示均匀，提升了画面品质。

上述实施例中，奇数行亚像素单元中的开关薄膜晶体管中的源电极到漏电极的方向与偶数行亚像素单元中的开关薄膜晶体管中的源电极到漏电极的方向相反，该种结构的阵列基板更容易产生奇数行和偶数行亚像素单元的像素电压与公共电压的压差不同的问题。

当然，本发明实施例的上述方案也适用于奇数行亚像素单元中的开关薄膜晶体管中的源电极到漏电极的方向与偶数行亚像素单元中的开关薄膜晶体管中的源电极到漏电极的方向相同的情况，请参考图6，图6所示的实施例与图3所示的实施例的区别仅在于：奇数行亚像素单元中的开关薄膜晶体管中的源电极到漏电极的方向与偶数行亚像素单元中的开关薄膜晶体管中的源电极到漏电极的方向相同。

上述实施例中，每一分区10中包括一行亚像素单元，当然，在本发明的其他一些实施例中，每一分区10还可以包括多行亚像素单元，请参考图7，图7所示的实施例中，每一分区10包括两行亚像素单元，属于同一分区中的亚像素单元的公共电极连接在一起。本发明实施例中，同一分区10中，只需要一个公共电极电压输入线、一个公共电极电压控制线和一个控制薄膜晶体管即可控制两行亚像素单元的公共电极的输入，节省了公共电极电压输入线、公共电极电压控制线和控制薄膜晶体管的数量，且增加了阵列基板的开口率。

当然，本发明的阵列基板还可以采用其他分区方式，在此不再一一举例说明。

上述实施例中，所述公共电极电压输入线和所述公共电极电压控制线均与所述栅线平行且同层同材料设置，当然，所述公共电极电压输入线和所述公共电极电压控制线也可以是其他设置方式，例如所述公共电极电压输入线可以与数据线同层同材料设置，但是在与数据线的交叉处需要采用过桥的方式连接。

上述实施例中的阵列基板为ADS模式的阵列基板，当然，本发明实施例中的阵列基板也可以HADS、IPS模式的阵列基板。

本发明实施例还提供一种显示装置，包括显示基板和控制模块，所述显示基板为上述任一实施例中的显示基板，所述控制模块与所述显示基板上的公共电极电压控制线和公共电压输入线连接，用于向不同分区中的所述公共电极电压控制线输入控制电压，以及向所述公共电极电压输入线输入公共电压，以使得不同分区中的公共电极的电压和像素电极的电压之间的压差相同。

优选地，所述控制模块向不同分区中的所述公共电极电压输入线输入的公共电压相同，从而无需修改公共电极电压，只要控制向分区中的公共电极电压控制线输入的电压的大小，便可控制输入至不同分区中的公共电极电压的大小，方便灵活。

优选地，每一所述分区包括一行亚像素单元，即奇数行亚像素单元和偶数行亚像素单元的公共电极可分开控制，所述控制模块向奇数行亚像素单元对应的分区中的公共电极电压控制线输入的控制电压与向偶数行亚像素单元对应的分区中的所述公共电极电压控制线输入的控制电压不同，以使得奇数行亚像素单元的公共电极的电压和像素电极的电压之间的压差与偶数行亚像素单元的公共电极的电压和像素电极的电压之间的压差相同。

本发明实施例中，所有奇数行亚像素单元的公共电极电压控制线可相互连接，并连接至控制模块，所有偶数行亚像素单元的公共电极电压控制线可以相互连接，并连接至控制模块。当然，所有所有奇数行亚像素单元的公共电极电压控制线也可以分别连接至控制模块，所有偶数行亚像素单元的公共电极电压控制线可以分别连接至控制模块。

本发明实施例还提供一种显示装置的驱动方法，用于驱动上述显示装置，所述方法包括：向不同分区中的所述公共电极电压控制线输入控制电压，以及向所述公共电极电压输入线输入公共电压，以使得不同分区中的公共电极的电压和像素电极的电压之间的压差相同。

优选地，所述向不同分区中的所述公共电极电压控制线输入控制电压，以及向所述公共电极电压输入线输入公共电压的步骤包括：向不同分区中的所述公共电极电压输入线输入的公共电压相同。

优选地，每一所述分区包括一行亚像素单元；所述向不同分区中的所述公共电极电压控制线输入控制电压，以及向所述公共电极电压输入线输入公共电压的步骤包括：向奇数行亚像素单元对应的分区中的公共电极电压控制线输入的控制电压与向偶数行亚像素单元对应的分区中的所述公共电极电压控制线输入的控制电压不同。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。