像素结构以及显示面板的制作方法
【技术领域】
[0001] 本发明关于一种像素结构以及显示面板。
【背景技术】
[0002] 在平板显示器中，液晶显示器（IXD)已被广泛地使用。液晶显示器具有由基板构 成的两个显示面板。在液晶显示器中，其基板上形成有诸如像素电极和共电极的场发生电 极，而液晶层则配置于这两个显示面板之间。在液晶显示器中，透过将电压施加到场发生电 极而在液晶层上产生电场，且藉由产生的电场来确定液晶层的液晶分子的取向和入射光的 偏振，从而显示图案。
[0003] 在这些IXD中，又以具有高对比度与宽基准视角的竖直取向（vertical Alignment，VA)模式IXD更为备受关注。具体而言，竖直取向模式IXD在未施加电场的状态 下，其液晶分子的主轴（长轴）垂直于显示面板的取向。
[0004] 特别地，在竖直取向（VA)模式IXD中，可以透过在一个像素电极上仅形成切口 (例如微缝隙）的方式，在一个像素电极中形成包括不同取向方向的液晶分子的多个区域， 进而形成宽基准视角。然而，在利用切口于像素电极中形成微小缝隙来形成多个分支电极 的上述方式中，由于切口场发生电极中的液晶分子有轻微的扭转或倾斜不稳定的现象，故 相对地减少了液晶显示器的液晶效率，进而导致透射率劣化。此外，上述方式更可能因液晶 分子倾斜不稳定而产生暗态漏光现象。必需说明的是，像素电极中仅有多个分支电极，故像 素电极不具有其它图案或形态的设计，此外，像素电极与晶体管之间所隔绝的保护层也仅 有让像素电极与晶体管连通的接触洞，而不具有其它图案或形态的设计。
[0005] 在此现有技术部份中公开的上述内容仅是为了加强对本发明背景的理解。因此， 其可能包含不构成现有技术的任何部分且不构成现有技术可能对本领域具有通常知识者 给出启示的内容。
【发明内容】
[0006] 本发明提供一种像素结构，可提高液晶倒向的稳定性并改善暗态漏光的现象。
[0007] 本发明另提供一种显示面板，可具有良好的穿透率。
[0008] 本发明提出一种像素结构，其包括基板、对向基板、扫描线以及数据线、主动元件、 像素电极以及保护层。对向基板设置于基板上，且对向基板于面对基板的一侧上具有共通 电极。扫描线以及数据线形成于基板上。主动元件形成于基板上且与扫描线以及数据线电 线连接。像素电极与主动元件电性连接，其中像素电极具有至少一块状电极（block-shaped electrode)以及多个第一分支电极（branched electrode)。保护层位于像素电极的下方。 保护层具有至少一块状突起图案（block-shaped protrusion pattern)以及多个分支突起 图案（branched protrusion pattern)。像素电极的块状电极顺应性地覆盖在保护层的分 支突起图案上，以使块状电极根据分支突起图案而突起，以形成多个第二分支电极。像素电 极的第一分支电极位于保护层的块状突起图案上。像素电极的块状电极的边缘更延伸至保 护层的块状突起图案上。块状电极的一正投影边缘与最邻近的第一根第一分支电极的一正 投影边缘之间具有一正投影间隙W1，且Oym〈Wl兰4ym。块状电极的上述正投影边缘与块 状突起图案的一正投影边缘之间具有一正投影距离为W2,且2 y m兰W2兰5. 5 y m。
[0009] 其中，该保护层的该些凹槽的深度介于0. 1 ym与0. 3 ym之间。
[0010] 其中，该像素电极更包括一主干电极，且该些第一分支电极与该主干电极连接；以 及
[0011] 该保护层更包括一主干突起图案，且该些分支突起图案与该主干突起图案连接， 其中该像素电极的该主干电极与该保护层的该主干突起图案交错。
[0012] 其中，该像素电极的该块状电极位于该主干电极的两侧，且该保护层的该块状突 起图案位于该主干突起图案的两侧。
[0013] 其中，该像素电极更包括多个外侧分支电极，其与该块状电极连接。
[0014] 其中，该保护层更包括至少一块状图案，且该外侧分支电极设置于该些块状图案 上。
[0015] 其中，该像素电极更包括一第一主干电极以及一第二主干电极，且该像素电极的 该些第一分支电极包括与该第一主干电极连接的多个第一子分支电极以及与该第二主干 电极连接的多个第二子分支电极，该块状电极位于该些第一子分支电极以及该些第二子分 支电极之间；以及
[0016] 该保护层更包括一第一主干突起图案以及一第二主干突起图案，且该保护层的该 些分支突起图案包括与该第一主干突起图案连接的多个第一分支突起图案以及与该第二 主干突起图案连接的多个第二分支突起图案，其中该块状突起图案位于该些第一子分支电 极与该些第二子分支电极的正投影下方，以使得该块状突起图案与该些第一子分支电极以 及该些第二子分支电极重迭。
[0017] 其中，该像素电极的该块状电极包括多个子块状电极，且在相邻的两个子块状电 极之间具有该些第一分支电极中至少一个第一分支电极；以及
[0018] 该保护层的该块状突起图案包括多个子块状突起图案，且在相邻的两个子块状突 起图案之间具有该些分支突起图案中至少一个分支突起图案。
[0019] 其中，W1 为 2 ym，且 W2 为 3 ym。
[0020] 其中，该像素结构更包括一彩色滤光层，该彩色滤光层形成于该基板上且位于该 保护层的下方。
[0021] 其中，该些第一分支电极的宽度介于1 ym至10 ym的范围内，且该些第一分支电 极的间距介于1 um至10 ym的范围内。
[0022] 其中，该些分支突起图案的宽度介于lym至10 ym的范围内，且该些分支突起图 案的间距介于1 y m至10 y m的范围内。
[0023] 本发明另提出一种显示面板，其包括多个上述像素结构，至少三个像素结构形成 一像素单元，且此像素单元中至少一像素结构的第一分支电极的宽度或间距与此像素单元 中的其它像素结构的第一分支电极的宽度或间距不相同。
[0024] 本发明提出另一种像素结构，其包括基板、对向基板、扫描线以及数据线、主动元 件、像素电极以及保护层。对向基板设置于基板上，且于对向基板面对基板的一侧上具有共 通电极。扫描线以及数据线形成于基板上。主动元件形成于基板上且与扫描线以及数据线 电线连接。像素电极与主动元件电性连接。像素电极具有多个分支电极，其中相邻的两个 分支电极之间具有一间隔（slit)，此间隔的一正投影距离为a，且〇ym〈a〈3ym。保护层位 于像素电极的下方。保护层具有多个分支突起图案，且相邻的两个分支突起图案之间具有 至少一沟槽。像素电极的每一个分支电极对应保护层的一个沟槽设置。分支电极从沟槽内 延伸至相邻两侧的分支突起图案上，且间隔与相邻两侧的分支突起图案重迭。分支电极的 一正投影边缘与沟槽的一正投影边缘之间的一正投影距离b，且1. 5 ym兰b兰10 ym。
[0025] 其中，该些沟槽的深度介于0. lym与0.3 ym之间。
[0026]其中，该沟槽的宽度为c，且3ym〈c兰（a+2b)ym。
[0027]其中，该像素电极的每一个分支电极对应该保护层的一个沟槽设置，该分支电极 从该沟槽内延伸至相邻两侧的该些分支突起图案上，且该间隔与该些相邻两侧的分支突起 图案重迭。
[0028]其中，该像素电极的每一个分支电极对应该保护层的一个分支突起图案设置，该 分支电极从该分支突起图案上延伸至相邻两侧的该些沟槽中，且该间隔与该些相邻两侧的 沟槽重迭。
[0029]其中，该像素电极更包括一主干电极，且该些分支电极与该主干电极连接并从该 主干电极往多个方向延伸；
[0030] 该保护层更包括一主干突起图案，且该些分支突起图案与该主干突起图案连接并 从该主干突起图案往多个方向延伸；且
[0031] 该主干电极与该主干突起图案重迭设置。
[0032]其中，该主干电极为十字形，且该主干突起图案为十字形。
[0033]其中，该主干电极的宽度会大于该主干突起图案的宽度。
[0034]其中，该像素电极更包括至少一块状电极以及多个外侧分支电极，该外侧分支电 极与该块状电极连接。
[0035]其中，该保护层更包括至少一块状图案，且该外侧分支电极设置于该些块状图案 上。
[0036]其中，a 为 2um，且 b 为 1.5tim。
[0037]其中，更包括一彩色滤光层，该彩色滤光层形成于该基板上且位于该保护层的下 方。
[0038]其中，该些第一分支电极的宽度介于1 ym至10 ym的范围内。
[0039]其中，该些分支突起图案的宽度介于lym至10 ym的范围内。
[0040] 本发明另提出一种显示面板，至少三个像素结构形成一像素单元，且此像素单元 中至少一像素结构的第一分支电极的宽度或间距与此像素单元中的其它像素结构的第一 分支电极的宽度或间距不相同。
[0041] 基于上述，像素电极可具有多个分支电极，且保护层可具有多个分支突起图案。借 由将上述分支电极与分支突起图案交错设置，本发明的像素结构可具有所需的高低起伏的 结构，从而可避免当保护层的凹槽不够深所产生的液晶倒向不稳定的现象。再者，本发明的 像素结构还可改善保护层的分支突起图案的倾斜侧壁造成的暗态漏光现象，使得本发明的 显示面板具有良好的穿透率。
[0042] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
【附图说明】
[0043] 图1为依照本发明的一实施例的显示面板的剖面示意图。
[0044] 图2为依照本发明的一实施例的像素阵列层的上视示意图。
[0045] 图3为依照本发明第一实施例的像素结构的像素电极的上视示意图。
[0046] 图4为位于图3的像素电极下方的保护层的上视示意图。
[0047] 图5为图3的像素电极与图4的保护层的重迭示意图。
[0048] 图6为图5的K1区的放大示意图。
[0049] 图7为图5中沿线1-1'的剖面示意图。
[0050] 图8为依照本发明另一实施例的图5的像素结构沿线1-1'的剖面示意图。
[0051] 图9为依照本发明第二实施例的像素结构的像素电极的上视示意图。
[0052] 图10为位于图9的像素电极下方的保护层的上视示意图。
[0053] 图11为图9的像素电极与图10的保护层的重迭示意图。
[0054] 图12为图11的K2区的放大示意图。
[0055] 图13为依照本发明第三实施例的像素结构的像素电极的上视示意图。
[0056] 图14为位于图13的像素电极下方的保护层的上视示意图。
[0057] 图15为图13的像素电极与图14的保护层的重迭示意图。
[0058] 图16为图15的K3区的放大示意图。
[0059] 图17为依照本发明第四实施例的像素结构的像素电极的上视示意图。
[0060] 图18为位于图17的像素电极下方的保护层的上视示意图。
[0061]图19为图17的像素电极与图18的保护层的重迭示意图。
[0062] 图20为图19的K4区的放大示意图。
[0063] 图21为依照本发明第五实施例的像素结构的像素电极的上视示意图。
[0064] 图22为位于图21的像素电极下方的保护层的上视示意图。
[0065]图23为图21的像素电极与图22的保护层的重迭示意图。
[0066] 图24为图23的K5区的放大示意图。
[0067]图25为依照本发明第六实施例的像素结构的像素电极的上视示意图。
[0068]图26为位于图25的像素电极下方的保护层的上视示意图。
[0069]图27为图25的像素电极与图26的保护层的重迭示意图。
[0070] 图28为图27的K6区的放大示意图。
[0071] 图29为图27中沿线J-J'的剖面示意图。
[0072] 图30为依照本发明第七实施例的像素结构的像素电极的上视示意图。
[0073] 图31为位于图30的像素电极下方的保护层的上视示意图。
[0074] 图32为图30的像素电极与图31的保护层的重迭示意图。
[0075] 图33为图32的K7区的放大示意图。
[0076] 图34为依照本发明第八实施例的像素结构的像素电极820的上视示意图。
[0077] 图35为位于图34的像素电极下方的保护层的上视示意图。
[0078] 图36为图34的像素电极与图35的保护层的重迭示意图。
[0079] 图37为图36的K8区的放大示意图。
[0080] 图38为依照本发明的第一实施例的显示面板的穿透率与像素结构的关系示意 图。
[0081] 图39为比较例的显示面板的穿透率与像素结构的关系示意图。
[0082] 图40为依照本发明的第一实施例的显示面板的穿透率与W1的关系示意图。
[0083] 图41为依照本发明的第一实施例的显示面板的穿透率与W2的关系示意图。
[0084] 图42为依照本发明的第六实施例的显示面板的穿透率与a、b的关系示意图。
[0085] 图43为依照本发明的第六实施例的显示面板的穿透率与光掩模偏移距离的关系 示意图。
[0086] 图44为图27中沿线J-J'的另一剖面示意图。
[0087] 其中，附图标记：
[0088] 10 :基板
[0089] 12 :像素阵列层
[0