一种双栅极阵列基板及显示装置的制造方法

文档序号:9809538阅读:223来源:国知局
一种双栅极阵列基板及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域,尤其涉及一种双栅极阵列基板及显示装置。
【背景技术】
[0002]随着显示面板的分辨率的增加,驱动IC的性能及成本必然提升。因此,为了降低驱动IC成本,同时提升驱动IC的绑定良率,在显示面板上一般采用双栅极驱动的设计方案。如图1(a)和图1(b)所示,为目前常见的双栅极驱动的阵列基板示意图,为了便于描述,以FFS显示模式为例,将像素单元分别定义为像素单元A,以及与像素单元A在水平方向上相邻的像素单元B;如图1(a)所示,两个像素单元的TFT器件分别位于像素单元的上、下方,且均通过各自的源极连接至同一数据线Ls,TFT器件的栅极连接至栅线U,由图中可见,竖直方向相邻的像素单元之间设置有两条栅线U,便于实现双栅极驱动。结合图1(b)所示的剖面结构可知,该阵列基板中,相邻的像素单元A与像素单元B均连接至两者之间的数据线LS,且像素单元B与另外一个相邻的像素单元A之间没有设置数据线。由上述图1(a)以及图1(b)可知,无论在相邻两个像素电极11之间是否设置有数据线Ls,都会产生不需要的耦合电容,因而,为了减小相邻像素电极之间产生的耦合电容,需要在该位置处(如图中虚线对应区域)的公共电极12的干电极121设置的较大,最好能够使得该位置处的公共电极的干电极121在阵列基板上的正投影能够分别与相邻的像素电极11有交叠,从而很好的阻挡住耦合电容对液晶旋转的影响。
[0003]然而,双栅极阵列基板由于在相邻像素单元之间设置有两条栅线,相比现有技术而言,增加了一条栅线,必然需要在彩膜基板侧对应的设置额外的黑矩阵,从而导致阵列基板形成的面板的开口率减小,换言之,阵列基板的穿透率降低。而且,为了减小耦合电容,导致相邻像素单元之间的空隙处的公共电极的面积较大,这一结构同样会导致阵列基板的开口率减小,穿透率降低。

【发明内容】

[0004]本发明实施例提供一种双栅极阵列基板及显示装置,用以解决现有技术中存在的双栅极阵列基板的透过率较低的问题。
[0005]本发明实施例采用以下技术方案:
[0006]—种双栅极阵列基板,包括:
[0007]沿第一方向排布的多条栅线;
[0008]沿第二方向交替排布的多条主信号线和副信号线;
[0009]所述相邻两条栅线与所述主信号线或所述副信号线绝缘交叠围设而成多个像素单元,所述主信号线由驱动单元引出,并分别与自身相邻的像素单元连接;
[0010]所述副信号线连接至公共电极,其中,所述公共电极包括多个干电极和多个支电极,且所述干电极在所述阵列基板上的正投影分别与相邻的像素电极在所述双栅极阵列基板上的正投影有交叠区域且至少覆盖所述主信号线。
[0011]在本发明实施例中,通过在双栅极阵列基板中设置交替排布的主信号线以及副信号线,并将副信号线连接至公共电极,从而,使得副信号线连通的电压为较稳定的电压,完全避免了与相邻像素电极产生耦合电容的可能。因此,本发明无需按照现有技术中增大干电极尺寸的方式减小耦合电容,即位于副信号线上方的干电极可以不必设置的很大,进而,提升了阵列基板的开口率。
[0012]可选地,所述副信号线的线宽不大于所述主信号线的线宽。
[0013]在本发明实施例中,副信号线的线宽不大于主信号线的线宽,从而,可以减小彩膜基板侧对应的黑矩阵的尺寸,进而提升该双栅极阵列基板的开口率。
[0014]可选地,所述公共电极中干电极沿所述主信号线延伸方向设置,所述支电极平行于所述干电极,任意相邻的两个干电极与该两个干电极之间的支电极所构成的公共电极图案对应一个像素单元;
[0015]其中一个干电极在所述阵列基板上的正投影分别与相邻的像素电极在所述双栅极阵列基板上的正投影有交叠区域且至少覆盖所述主信号线,与所述其中一个干电极相邻的另一个干电极在所述双栅极阵列基板上的正投影位于相邻像素电极之间的空隙内且覆盖所述副信号线。
[0016]通过将副信号线上方的干电极在双栅极阵列基板上的正投影限定在位于相邻像素电极之间的空隙内且覆盖副信号线,使得副信号线与相邻像素电极之间产生的稳定的电容能够与像素电极与公共电极产生的电容叠加,成为该双栅极阵列基板所需的存储电容,从而,能够更好的控制像素电极与公共电极交界处的电压。另外,由于该FFS显示模式的结构中,液晶旋转所需的电场方向与交界处叠加的电场方向相同,且比较稳定,因此,该叠加后的存储电容产生的电场能够促进该交界处的液晶的旋转,进而,提升面板的透过率。
[0017]可选地,与所述其中一个干电极相邻的另一个干电极在所述阵列基板上的正投影与所述副信号线重合。
[0018]能够使得叠加的边缘场达到最佳值,提升像素电极与公共电极的交界处的液晶的旋转,进而提升面板的透过率。
[0019]可选地,所述公共电极中干电极沿所述主信号线延伸方向设置,所述支电极沿与所述主信号线交叉的方向设置,任意相邻的两个干电极与该两个干电极之间的支电极所构成的公共电极图案对应相邻的两个像素单元;
[0020]其中,两个干电极在所述阵列基板上的正投影分别与相邻的像素电极在所述双栅极阵列基板上的正投影有交叠区域且至少覆盖所述主信号线,所述支电极在相邻的像素单元之间的交界处图案连续。
[0021]在该技术方案中,液晶旋转所需的电场方向与交界处叠加的电场方向不同,因此,可以去掉副信号线上方的干电极,同时,增大与副信号线相邻的像素电极的尺寸,从而,使得支电极与像素电极的交叠区域更多,而且,由于该交叠区域的增加会增大液晶旋转所需的电场,更为关键的是,增加的交叠区域位于像素电极与副信号线的交界处,因此,可以促使该交界处的液晶旋转,从而,提升面板的透过率。
[0022]可选地,所述支电极在相邻的像素单元之间的交界处设置有拐角结构。
[0023]通过该技术方案,缓解了触摸过程的移动或按压导致的显示不均现象。
[0024]可选地,所述副信号线的材质为金属或透明氧化物。
[0025]可选地,所述副信号线的材质为铟锡氧化物。
[0026]一种显示装置,包括彩膜基板,还包括所述的双栅极阵列基板。
[0027]可选地,所述彩膜基板中与所述阵列基板侧副信号线对应的位置设置有黑矩阵,其中,所述黑矩阵在所述阵列基板上的正投影与所述副信号线在所述阵列基板上的正投影重合。
【附图说明】
[0028]为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
[0029]图1(a)和图1(b)为目前常见的双栅极驱动的阵列基板示意图;
[0030]图2(a)和图2(b)为本发明提供的一种双栅极阵列基板的结构示意图;
[0031]图3(a)为FFS显示模式对应的阵列基板中像素单元图案的示意图;
[0032]图3(b)为FFS显示模式对应的阵列基板中像素单元图案的示意图;
[0033]图4(a)为本实例I中FFS显示模式的阵列基板的结构简图;
[0034]图4(b)为本发明实例I中FFS显示模式的阵列基板的剖视图;
[0035]图5(a)为本发明实例2中AFFS显示模式的阵列基板的结构简图;
[0036]图5(b)和图5(c)分别为本发明实例2中AFFS显示模式的阵列基板中截面A-A以及截面B-B的剖视图;
[0037]图6为本发明实例2中公共电极的支电极设置有拐角结构的示意图。
【具体实施方式】
[0038]为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
[0039]下面通过具体的实施例对本发明所涉及的技术方案进行详细描述,本发明包括但并不限于以下实施例。
[0040]如图2(a)所示,为本发明提供的一种双栅极阵列基板的结构示意图,该阵列基板中主要设置有:沿第一方向排布的多条栅线21,沿第二方向交替排布的多条主信号线22和副信号线23,栅线21分别与主信号线22和副信号线23绝缘交叠围设而成多个像素单元24,与主信号线22相邻的像素单元24分别连接至主信号线22,主信号线22作为数据线连接至驱动单元(未示出),副信号线23连接至公共电极25。图中仅为示出其连接关系,具体的膜层图案结构并未真实示出。结合图2(b)所示的针对b-b截面的剖视图可知,该阵列基板主要包括:衬底基板26,第一绝缘层27,第一图案化的像素电极28,交替设置在相邻的像素电极28之间的主信号线22以及副信号线23,覆盖像素电极28以及主信号线22、副信号线23的第二绝缘层29,以及位于第二绝缘层29之上的公共电极25,其中,副信号线23可通过过孔与公共电极25建立电连接,也可以通过其他现有方式。公共电极25包括多个干电极251和多个支电极,且干电极251在双栅极阵列基板上的正投影分别与相邻的像素电极28在双栅极阵列基板上的正投影有交叠区域且至少覆盖主信号线22。
[0041]由上述方案可知,为了对已有的双栅极阵列基板进行改进,提升其透过率,本发明在各个相邻像素电极之间的空隙位置交替设置主信号线和副信号线,其中,主信号线仍由驱动单元引出,并在相应位置与两侧像素单元内的TFT器件源极连接,实现一条主信号线驱动控制两个像素单元的目的;而由于该主信号线连通的是变化的电压信号,必然与相邻的像素电极产生耦合电容,因此,需要在该主信号线上方设置一干电极,以覆盖遮挡耦合电容。同时,副信号线连接至公共电极,从而,使得副信号线的电压为较为稳定的电压,完全避免了与相邻像素电极产生耦合电容的可能。因此,本发明无需按照现有技术中增大干电极尺寸的方式减小耦合电容,即位于副信
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1