专利名称：绝缘体的硅材料上加工极限纳米图形的电子束曝光方法
技术领域：
本发明涉及一种半导体纳米加工技术，尤其涉及一种在半导体材料上能够 克服临近效应生成极限纳米图形的电子束曝光技术。
背景技术：
半导体、纳米器件技术的发展很大程度上依赖于微纳米加工技术的不断进 步。随着电子束曝光技术的普遍采用及不断发展，目前对半导体材料的图形加 工能力已经达到纳米量级。电子束曝光无需用到掩膜，可以通过软件设计任意
形状的加工图形，使用灵活方便；并且具有极精细的加工能力，目前己经通过 该技术得到了 10nm的线条。
然而由于电子临近效应的存在，采用电子束曝光技术加工极限纳米级图形 (比如密集分布的10 20nm线宽的线条，亚50nm边长的三角形、矩形等) 是相当困难的，往往需要比较复杂的临近效应校正技术。而临近效应的校正是 一整套非常复杂的过程，需要建立一系列模型，并且针对各种抗蚀剂与衬底材 料，需要提取各自的模型参数。现时一套普通的临近效应校正软件售价往往高 达到50万元以上，并且即使采用了临近效应校正，部分极限尺度的特殊图 形，比如亚50nm边长的三角形、矩形等，仍然较难制备得到符合精度要求的 图形，从而制约了半导体材料在极限纳米尺度下的深入应用。为此，寻求一种 克服电子临近效应的电子束曝光方法，并将其引入到半导体微观图形生成的技 术中来，是当前该行业技术人员致力于探索及研究的一个重要课题。
发明内容
鉴于上述现有电子束曝光技术的缺失，本发明的目的旨在提供一种绝缘体 的硅材料上加工极限纳米图形的电子束曝光方法，以克服加工极限纳米级图形 时，需同时进行繁复且代价不菲的临近效应校正，并克服即使通过临近效应校 正，仍难于制备部分极限尺度特殊图形的缺陷，突破电子束曝光技术在极限纳 米图形生成上的技术壁垒。
本发明目的得以实现的技术方案是
绝缘体的硅材料上加工极限纳米图形的电子束曝光方法，其中所述绝缘体 上的硅材料为层叠状，包括正面的顶层Si、中间的埋层Si02和背面的底层Si
(本学界内该绝缘体上的硅材料均以SOI指代，故为表述的简洁性，以下部分 均以SOI指代该硅材料)。由于电子背散射系数随着材料厚度减小而减小，电
子临近效应也相应地降到极低的程度。该电子束曝光方法的主要特征在于利
用SOI材料中的埋层Si02作为刻蚀的自停止层，刻蚀得到自支撑的薄膜Si材 料，再对该Si材料进行电子束直写曝光，便得到所需的极限纳米级图形。其方
法步骤概括如下
I 、对SOI背面的底层Si进行厚度削减及抛光；
II 、对SOI正面的顶层Si及背面的底层Si表面覆盖刻蚀阻挡层；
III、 对SOI背面的底层Si进行光刻或结合刻蚀，形成刻蚀窗口；
IV、 再对SOI背面的底层Si刻蚀至埋层Si02，形成基于埋层Si02背面深 孔与正面薄膜的自支撑结构；
V、 去除顶层Si及底层Si的刻蚀阻挡层；
VI、 接着在SOI正面涂覆电子束抗蚀剂；vn、对完成电子束抗蚀剂涂覆的soi进行电子束直写曝光；
vni、显影、定影，得到所需的极限纳米级图形。
进一步地，前述绝缘体的硅材料上加工极限纳米图形的电子束曝光方法，
其中步骤I中该底层Si的厚度削减及抛光是利用化学机械研磨、纯物理打磨或
其它相关手段之一的方式进行加工的。并且其削减的厚度由步骤n和步骤iv中 的刻蚀阻挡层与刻蚀方式决定。
进一步地，前述绝缘体的硅材料上加工极限纳米图形的电子束曝光方法， 其中步骤n中该覆盖刻蚀阻挡层是指利用等离子增强化学气相外延生长或热氧
化SiCb层，或直接涂覆光刻胶。
进一步地，前述绝缘体的硅材料上加工极限纳米图形的电子束曝光方法， 其中步骤in中该底层si形成刻蚀窗口的大小取决于在顶层si上加工的图形面 积，其形成方式为通过光刻直接去除窗口区域内光刻胶类型的刻蚀阻挡层，或
结合干法刻蚀、湿法刻蚀去除窗口区域内Si02类型的刻蚀阻挡层。
进一步地，前述绝缘体的硅材料上加工极限纳米图形的电子束曝光方法， 其中步骤iv中采用深硅icp刻蚀或湿法腐蚀的方式，并利用埋层sio2的刻蚀自
停止性，形成基于埋层Si02背面深孔与正面薄膜的结构。
更进一步地，前述绝缘体的硅材料上加工极限纳米图形的电子束曝光方 法，其中该soi的顶层Si与埋层sio2的总厚度小于10微米。
本发明绝缘体的硅材料上加工极限纳米图形的电子束曝光方法，其应用实 施的有益效果体现在
采用对soi面向所需图形生成区域的背面进行深度刻蚀的预制备工艺，极 大地降低了电子临近效应的不利影响，使得对该材料进行电子束曝光生成极限纳米图形不再需要临近效应校正，进而为在半导体材料上生成极限纳米级图形 提供了一种实施简便、图形精度高且成本低廉的电子束曝光方法。
以下结合实施例及其流程附图、实验数据图表，对本发明绝缘体的硅材料 上加工极限纳米图形的电子束曝光方法作进一步非限制性的详细说明
图1 图8是本发明电子束曝光方法各步骤的工艺结构示意图； 图9是本发明采用蒙特卡洛方法模拟的50KV电子束入射不同厚度Si层的 背散射系数曲线示意图IO是本发明电子束曝光方法的制程流程图。
具体实施例方式
如图1至图8并结合图10所示，是本发明在SOI上加工极限纳米图形的
电子束曝光方法的各步骤工艺结构示意图和制程流程图。由以上附图可见该
电子束曝光技术所应用的半导体对象结构为绝缘体上的硅材料(SOI)，其截 面为层叠状结构，包括正面的顶层Si、中间的埋层Si02和背面的底层Si，其 中顶层Si与埋层Si02的总厚度小于10微米，而通过CMP方式，削减、抛光 后的SOI背面底层Si的厚度取值可介于100 150微米之间(如图1所示)， 其厚度的实际取值取决于该电子束曝光方法所采用的刻蚀阻挡层与刻蚀方式。 完成背面削减、抛光处理后的SOI通过常规的热氧化或者等离子增强化学气相 外延生长(PECVD)的方式，在其正反面上分别生长一层厚度约为1微米且致 密度越高越好的Si02刻蚀阻挡层(如图2所示)，主要用于在后续刻蚀工序中 保护SOI材料不被意外破坏。紧接着，便是对SOI背面的底层Si通过光刻结合干法刻蚀，去除窗口区域内的Si02刻蚀阻挡层，形成背面的刻蚀窗口 (如图 3所示)。该刻蚀窗口的大小取决于在顶层Si上所需加工图形的面积， 一般在 数百平方微米范围内。
刻蚀窗口的形成后，以Si02刻蚀阻挡层作为掩膜，对该SOI通过深硅ICP 方式刻蚀背孔，直至SOI的埋层Si02 (如图4所示)。此时，利用&02与Si 之间很高的刻蚀选择比，将该埋层Si02作为刻蚀的自停止层，获得较大的工艺
容差，形成基于埋层Si02背面深孔与正面薄膜的结构。
继而，通过湿法腐蚀方式去除SOI正反表面剩余的Si02刻蚀阻挡层(如图 5所示)，并在其正面涂覆高分辨率的电子束抗蚀剂(如图6所示)。其中该 湿法腐蚀方式为常规技术，只要各种使Si02刻蚀阻挡层从SOI上脱离的试液均 可利用；另外，该电子束抗蚀剂可以包括PMMA、 HSQ、 ZEP520或其他类似 材料的其中之一。
完成上述预先制备工序后，便可对SOI正面进行电子束直写曝光。如图7 所示，对图形生成区域，即与背面深孔对应的正面薄膜区域进行电子束直写曝 光。曝光完成后，再对抗蚀剂进行常规的显影、定影处理(如图8所示)，便 可以得到所需的极限纳米级图形。
如图9所示，是本发明采用蒙特卡洛方法模拟的50KV电子束入射不同厚 度Si层的背散射系数曲线示意图。图中x轴指代的是Si层厚度，y轴指代的 是背散射系数，由此可见，随着Si层厚度的不断减薄，其背散射系数也随之降 低，电子束曝光的临近效应大大降低。实践证明，通过减薄Si层厚度，对于在 硅材料上进行电子束曝光具有较好的抑制临近效应效果。 对本发明绝缘体的硅材料上加工极限纳米图形的电子束曝光方法的示例性详细介绍。旨在加深对本发明实质及有益效果的理解。并非以此限制其多样性的实施方式及申请保护范围，因此但凡对于上述实施例进行的简单修改及等效替换，能够实现与本发明相同的创作目的的技术方案，均应归入本专利请求保护的范围之内。
权利要求
1.绝缘体的硅材料上加工极限纳米图形的电子束曝光方法，其中所述绝缘体上的硅材料为层叠状，包括正面的顶层Si、中间的埋层SiO2和背面的底层Si，其特征在于所述电子束曝光方法的步骤为I、对所述底层Si进行厚度削减及抛光；II、对所述顶层Si及底层Si表面覆盖刻蚀阻挡层；III、对所述底层Si进行光刻或结合刻蚀，形成刻蚀窗口；IV、对所述底层Si刻蚀至埋层SiO2，形成背面深孔与正面薄膜的自支撑结构；V、去除所述顶层Si及底层Si的刻蚀阻挡层；VI、在所述顶层Si表面涂覆电子束抗蚀剂；VII、对所述自支撑结构的正面进行电子束直写曝光；VIII、对步骤VII直写曝光后的自支撑结构进行显影、定影，得到所需的极限纳米级图形。
2. 根据权利要求1所述的绝缘体的硅材料上加工极限纳米图形的电子束曝光方法，其特征在于步骤I中所述底层Si的厚度削减及抛光是利用化学机械研磨或纯物理打磨之一的方式进行加工的。
3. 根据权利要求1所述的绝缘体的硅材料上加工极限纳米图形的电子束曝光方法，其特征在于步骤I中对所述底层Si削减的厚度由刻蚀阻挡层与刻 蚀方式决定。
4. 根据权利要求1所述的绝缘体的硅材料上加工极限纳米图形的电子束 曝光方法，其特征在于步骤II中所述覆盖刻蚀阻挡层是指利用等离子增强化学气相外延生长或热氧化Si02层，或直接涂覆光刻胶。
5. 根据权利要求1所述的绝缘体的硅材料上加工极限纳米图形的电子束 曝光方法，其特征在于步骤III中所述底层Si形成刻蚀窗口的大小取决于在顶 层Si上加工的图形面积，其形成方式为通过光刻直接去除窗口区域内的光刻 胶，或结合干法刻蚀及湿法刻蚀去除窗口区域内Si02类型的刻蚀阻挡层。
6. 根据权利要求1所述的绝缘体的硅材料上加工极限纳米图形的电子束曝光方法，其特征在于步骤IV中采用深硅ICP刻蚀或湿法腐蚀的方式，并利用埋层Si02的刻蚀自停止性，形成基于埋层Si02背面深孔与正面薄膜的结构。
7. 根据权利要求1所述的绝缘体的硅材料上加工极限纳米图形的电子束曝光方法，其特征在于步骤I中所述绝缘体上的硅材料，其顶层Si与埋层Si02的总厚度小于IO微米。
全文摘要
本发明公开了一种绝缘体的硅材料(SOI)上加工极限纳米图形的电子束曝光方法，其特征步骤依次包括对SOI背面的底层Si进行厚度削减及抛光；对SOI正反面的顶层Si及底层Si表面覆盖刻蚀阻挡层；对底层Si进行光刻或结合刻蚀，形成刻蚀窗口，并进一步刻蚀至埋层SiO<sub>2</sub>，形成背面深孔与正面薄膜的自支撑结构；去除SOI上剩余的刻蚀阻挡层后在顶层Si涂覆电子束抗蚀剂，并对SOI的顶层Si进行电子束直写曝光；最后对该顶层Si显影、定影，得到所需的极限纳米级图形。本发明采用对SOI面向所需图形生成区域的背面进行深度刻蚀的工艺，极大地降低了电子临近效应的不利影响，为在半导体材料上生成极限纳米级图形提供了一种实施简便、图形精度高且成本低廉的电子束曝光方法。
文档编号B82B3/00GK101654221SQ200910032299
公开日2010年2月24日 申请日期2009年6月10日 优先权日2009年6月10日
发明者张宝顺, 时文华, 曾春红, 王逸群 申请人:苏州纳米技术与纳米仿生研究所