具有非凹陷的场绝缘体和场绝缘体上方的较薄电极的三栅极晶体管结构的制作方法
【专利说明】具有非凹陷的场绝缘体和场绝缘体上方的较薄电极的三栅极晶体管结构
技术领域
[0001]本发明的实施例总体上涉及集成电路(1C)，并且更具体来说，涉及具有非凹陷的场绝缘体和绝缘体上方的较薄电极以减小电极耦合并增加IC的工作频率的三栅极晶体管结构。
【背景技术】
[0002]典型的金属-氧化物-半导体场效应晶体管(MOSFET)可以包括半导体(例如，硅)、用于接触源极和漏极的电极、以及用于与栅极接触或者耦合的电极。在一些示例中，接触电极和/或栅极电极可以是金属电极。此外，通常可以通过介电材料(例如场绝缘体或场氧化层)来将晶体管彼此分隔开。例如，图1B例示了沿着图1A中的虚线A-A’得到的电路中的典型晶体管的横截面，其例示了微电子设备100(例如集成电路)中的典型晶体管的平面图。如图1A中示出的，栅极电极120、接触电极130、以及接触电极142可以接触半导体柱状物110的鳍状部分112(请参考图1A)。类似地，如示出的，接触电极144可以接触其它半导体柱状物。如图1B中示出的，半导体柱状物110还可以包括邻近鳍状部分112的基底部分114。另外如图1A中示出的，一个或多个过孔150a-150d可以耦合到栅极电极120和/或接触电极130、142、144，通常用于提供晶体管与较高等级的电气互连件之间的电耦合(为了清楚并未示出)。
[0003]如图1B中示出的，氧化层160可以被设置在衬底105上并邻近半导体柱状物110的基底部分114，氮化层170可以被设置在氧化层160上并邻近半导体柱状物110的基底部分114，并且场绝缘体180 (通常是场氧化物)可以被设置在氮化层170上并邻近半导体柱状物110的基底部分114。另外如示出的，可以对区域进行定义，以使得器件区192、194例如可以包括具有一个或多个半导体柱状物并且其中通常具有很少场绝缘体180或没有场绝缘体180的区域，而其它区域可以被定义为场区196 (请参考图1B)。也就是说，只具有场绝缘体的区域可以被认为是场区，以及具有有源器件并且具有很少场绝缘体或没有场绝缘体的区域可以被认为是器件区(举例来说，例如，器件区192、194)。
[0004]如图1A和IB中示出的，栅极电极120、接触电极130、接触电极142、和/或接触电极144的部分可以在场绝缘体的部分上方延伸并延伸到场区196中。例如，可能通常来说，电极在物理上大于用于形成包括半导体柱状物110的本征晶体管的硅。此外，如图1B中示出的，器件区192中的栅极电极120的深度(Dx)可以基本上与场区中的栅极电极120的深度(Df)相等。例如，场绝缘体180可以相对于半导体柱状物110而凹陷，以使得场绝缘体180的顶部可以基本上低于半导体柱状物110的鳍状部分112的顶部并基本上与鳍状部分112的底部齐平。尽管针对栅极电极120示出，但接触电极130、140、142可以包括类似的结构。
【附图说明】
[0005]在附图中通过示例的方式而并非通过限制的方式来例示了本文中所描述的材料。为了例示的简单和清楚，在附图中例示的元件并不是必须要按比例绘制。例如，为了清楚起见，某些元件的尺寸可以相对于其它元件而被扩大。此外，在认为适当时，附图标记在附图中被重复使用以指示对应的或类似的元件。在附图中:
[0006]图1A是晶体管的现有技术中的布局的平面图；以及
[0007]图1B是现有技术中晶体管的横截面视图。
[0008]图2是示例的晶体管的布局的平面视图；
[0009]图3是在图2中例示的晶体管的横截面视图，其示例了非凹陷的场绝缘体和在该场绝缘体上方的较薄电极；
[0010]图4A-4G是在执行特定的制造操作时的示例的晶体管的横截面视图；
[0011]图5是例示了用于形成非凹陷的场绝缘体和该场绝缘体上方的较薄电极的过程的流程图；
[0012]图6是采用了具有晶体管的IC的移动计算平台的例示性图示，该晶体管具有非凹陷的场绝缘体和该场绝缘体上方的较薄电极；以及
[0013]图7是完全根据本公开内容的至少某些实施方式布置的计算设备的功能性框图。
【具体实施方式】
[0014]现在参照附图描述一个或多个实施例或实施方式。尽管讨论了特定配置和布置，但应当理解，这只是用于例示性的目的。相关领域技术人员将认识到，在不脱离本说明书的精神和范围的情况下可采用其它配置和布置。对相关领域技术人员来说将显而易见的是，除了本文中所描述的系统和应用以外，还可以在各种其它系统和应用中采用本文中所描述的技术和/或布置。
[0015]在下面的详细描述中，参考了构成本文一部分的附图，其中，自始至终相同的数字可以指代相同的部分，以指示对应的或相似的元件。将意识到，为了例示的简单和/或清楚，附图中例示出的元件并不是必须要按比例绘制。例如，为了清楚起见，某些元件的尺寸可以相对于其它元件而被放大。此外，应当理解，在不脱离所请求的主题的情况下可以利用其它实施例并且可以进行结构和/或逻辑改变。还应当指出，方向和参考(例如，上、下、顶部、底部等等)可用于有助于对附图的讨论而并非旨在限制所请求的主题的应用。因此，下面的详细描述将不被理解为限制性意义，并且所请求的主题的范围由所附权利要求书及其等同形式来限定。
[0016]在下面的描述中，阐述了许多细节，然而，对本领域技术人员将显而易见的是，没有这些具体细节也可以实施本发明。在一些实例中，以框图形式而不是详细示出了公知的方法和设备，以避免使本发明难以理解。贯穿本说明书对“实施例”或“在一个实施例中”的提及表示结合实施例所描述的特定特征、结构、功能、或特性包括在本发明的至少一个实施例中。因此，在贯穿本说明书的各个地方中出现短语“在实施例中”并不一定指代本发明的相同实施例。此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以与第二实施例进行组合，只要两个实施例并不互相排斥。
[0017]术语“耦合”和“连接”以及它们的派生词在本文中可用于描述部件之间的结构关系。应当理解，这些术语并不旨在作为彼此的同义词。更确切地说，在特定实施例中，“连接”可用于表示两个或更多个元件彼此直接物理接触或电气接触。“耦合”可用于表示两个或更多个元件彼此直接或非直接(在它们之间具有其它中间元件)物理接触或电气接触，和/或该两个或更多个元件彼此合作或相互作用(例如，如在因果关系中)。
[0018]如本文中所使用的术语“在……上方”、“在……下方”、“在……之间”、“在……上”、和/或类似术语指的是一个材料层或部件相对于其它层或部件的相对位置。例如，设置在另一层上方或下方的一个层可以与另一层直接接触或者可以具有一个或多个中间层。此夕卜，设置在两个层之间的一层可以与这两个层直接接触或者可以具有一个或多个中间层。相反，在第二层“上”的第一层与该第二层直接接触。类似地，除非另外明确说明，设置在两个特征之间的一个特征可以与相邻特征直接接触或者可以具有一个或多个中间特征。
[0019]下面描述了与具有非凹陷的场绝缘体和场绝缘体上方的较薄电极以减小电极耦合并增加IC设备的工作频率的IC设备有关的器件、微处理器、装置、计算平台、以及方法。
[0020]如上面所描述的，晶体管电极之间(举例来说，例如在栅极电极与接触电极之间，等等)的电容耦合可能降低集成电路的最大工作频率。参考图1A和图1B，在电极之间(举例来说，例如在栅极电极120与接触电极130、142、144的其中一个或多个之间，等等)存在大量电容耦合。这种电容可能降低集成电路的最大工作频率，并可能阻碍微电子设备100的性能。因此，用于减小这种电容的技术是有利的，并且该技术可以增加集成电路的最大工作频率以及并入集成电路的设备的性能。另外如所讨论的，这些电极例如可以在器件区以外的场绝缘体上方延伸。通常，所描述的电容耦合可以包括来自器件区中的电极的部分(例如，与本征晶体管耦合或相关联的区域)以及场区中的电极的部分(例如，在场绝缘体上方的区域)两者的贡献。
[0021 ] 如下面将更加详细描述的，在各个实施例中，栅极电极和/或接触电极可以耦合到半导体柱状物的鳍状部分并被设置在场绝缘体上方。例如，电极可以在器件区中耦合到鳍状部分并可以在器件的场区中被设置在场绝缘体上方。电极可以在器件区中具有第一深度并在场区中具有第二深度，以使得第二深度小于第一深度。这样的实施例可以提供电极与半导体柱状物的鳍状部分之间的完全耦合并可以提供电极之间减小的电容耦合，这可以允许器件的较大的最大工作频率。这种减小的电容耦合可以是由场区上方的减小的电极深度造成的。在各个实施例中，可以通过在非凹陷的场绝缘体上方设置电极来产生变化的深度，该非凹陷的场绝缘体具有场绝缘体的部分被去除以允许与半导体柱状物的鳍状部分耦合。在某些示例中，(非凹陷的)场绝缘体的顶部可以与半导体柱状物的鳍状部分的顶部大致在相同高度。
[0022]如下面还将更加详细描述的，在各个实施例中，制造具有所描述的变化的深度的电极可以包括邻近半导体柱状物形成共形的绝缘体层，邻近共形的绝缘体形成场绝缘体，选择性地对邻近半导体柱状物所形成的共形的绝缘体层进行蚀刻以暴露半导体柱状物的鳍状部分，选择性地对邻近鳍状部分的场绝缘体的部分进行蚀刻并留下非凹陷的场绝缘体，以及形成耦合到鳍状部分并被设置在非凹陷的场绝缘体上方的电极。在某些示例中，共形层可以包括氮化物，场绝缘体可以包括氧化物，并且可以在形成氮化物共形层之前在半导体柱状物的上方形成包括氧化物的第二共形层。在这些示例中，在进行选择性的氧化物蚀刻时，可以完全地暴露出半导体柱状物。
[0023]图2是根据本公开内容的至少某些实施方式所布置的示例的晶体管的布局的平面图。如在图2中示出的，微电子设备200(例如集成电路器件等等)可以包括具有栅极电极220、接触电极230、以及接触半导体柱状物的鳍状部分212或若干半导体柱状物的若干鳍状部分的接触电极242的晶体管202 (如示出的)。
[0024]图3中示出了关于图2中例示的微电子设备200的另外的细节，其是根据本公开内容的至少某些实施方式所布置的、例示了非凹陷的场绝缘体和场绝缘体上方的较薄电极的示例的晶体管的横截面视图。通常，微电子设备200可以包括具有电路的任何设备，该电路具有逻辑栅极电极(例如，MOSFET栅极电极)的电路(S卩，逻辑电路)。例如，微电子设备200可以是微处理器、静态随机存取存储(SRAM)电路、或者微处理器的SRAM高速缓冲存储器中的部分、等等。
[0025]图3例示了沿着图2中的虚线A-A’得到的微电子设备200的横截面。如在图3中示出的，半导体柱状物210可以包括邻近基底部分214的鳍状部分212。通常，鳍状部分212可以延伸到共形的绝缘体层260以外并可以与栅极电极220、接触电极230、以及接触电极242接触，并且基底部分214可以邻近于共形的绝缘体层260。通常，晶体管202可以是任何非平面的M0SFET、“finFET”、三栅极晶体管、等等。此外，如本文中所讨论的，晶体管202可以如所描述的包括半导体柱状物210，半导体柱状物210包括基底部分214和鳍状部分212。在其它示例中，半导体柱状物210的整体可以被描述为鳍状物，并且鳍状部分212可以被描述为其状物的接触部分，等等。在某些示例中，半导体柱状物210可以包括绝缘体结构上的硅，以使得基底部分214可以是绝缘体(举例来说，例如，氧化物)。这些结构可以被认