为是SOI (绝缘体上硅)结构上的finFET或者绝缘体结构上的鳍状物，等等。
[0026]如示出的，半导体柱状物210可以被设置在衬底205上。通常，衬底205可以是任何适当的衬底，例如硅、绝缘体上硅、等等。在某些示例中，半导体柱状物210可以与衬底205是连续的或者可以是衬底205中的一部分。此外，如图3中示出的，共形绝缘体层260可以被设置在衬底205的部分上并邻近半导体柱状物210的基底部分214。在某些示例中，共形绝缘体层260可以是氧化物。如所示出的，通常，共形绝缘体层260可以邻近半导体柱状物210的基底部分214，并且半导体柱状物210的鳍状部分212可以延伸到共形绝缘体层260以外。此外，共形绝缘体层270可以被设置在共形绝缘体层260上并邻近半导体柱状物210的基底部分214。在某些示例中，共形绝缘体层270可以是氮化物。另外如示出的，场绝缘体280可以被设置在共形绝缘体层270上并邻近半导体柱状物210的基底部分214。在某些示例中，场绝缘体280可以是场氧化物。通常，场绝缘体280可以提供晶体管之间和/或半导体柱状物之间的绝缘。
[0027]此外，可以对区域进行定义，以使得例如器件区292、294可以包括具有一个或多个晶体管或半导体柱状物并且其中具有很少的场绝缘体280或没有场绝缘体280的区域，并且场区296可以包括器件区292、294外部并且其中具有场绝缘体280的区域，并且其它区域可以被定义为场区196 (请参考图1B)。也就是说，只具有场绝缘体280并且没有有源器件或半导体柱状物的区域可以被认为是场区296，以及具有有源器件并且具有很少的场绝缘体或没有场绝缘体的区域可以被认为是器件区(举例来说，例如器件区292、294)。如示出的，器件区292可以包括晶体管202。通常，可以相对于衬底205来定义或描述器件区292、294和场区296，以使得器件区292、294例如可以是衬底205的器件区并且器件区296可以是衬底205的器件区。
[0028]如在图2和图3中示出的，栅极电极220、接触电极230、接触电极242、和/或接触电极244的部分可以在场绝缘体的部分上方延伸，并延伸到场区296中。例如，电极220、230、242、244可以物理上大于用于形成本征晶体管(例如，晶体管202)的半导体柱状物(例如，半导体柱状物212)和/或电极220、230、242、244可以延伸到半导体柱状物以外，等等。如图3中示出的，栅极电极220可以在器件区中具有深度Dx并且在场区296中具有深度Df(也请参考图2)，以使得深度Df可以小于深度D χο深度Df上的这种降低可以减小栅极电极220与接触电极230、242、244的其中一个或多个之间的电容。例如，较薄的电极可具有减小的电容耦合的物理和电气特性。此外，如将意识到的，电极中的器件区部分和场区部分两者可以有助于电容耦合，以使得如所描述的场区上方的较薄电极可以大量减小电容耦合，允许微电子设备200的较大的最大工作频率。
[0029]如示出的，场绝缘体280相对于半导体柱状物210可以是非凹陷的(全部或者部分)。例如，如果场绝缘体280的顶部(标记为TFI)与鳍状部分212的顶部(标记为TFP)处于相同水平，则场绝缘体280可以是全部非凹陷的，并且如果场绝缘体280的顶部(TFI)位于鳍状部分212的顶部(TFP)与鳍状部分212的底部(标记为BPF)之间，则场绝缘体280可以是部分非凹陷的。如示出的，场绝缘体280可具有在衬底205的表面(标记为SS)上方的高度(标记为氏)处的顶部表面(TFI)，鳍状部分212可具有在衬底205的表面(SS)上方的高度(标记为H3)处的顶部表面(TFP)，并且鳍状部分212可具有在衬底205的表面
(SS)上方的高度(标记为比)处的底部表面(BFP)。在某些示例中，如讨论的，高度H1可以基本上等于高度H3 (即，场绝缘体280可以是全部非凹陷的)。在其它示例中，高度H1可以大于高度H2与高度H3之间的中点(即，场绝缘体280可以是部分非凹陷的，其具有高于鳍状部分212的底部与顶部之间的一半处的顶部表面)。在其它示例中，高度H1可以高于从高度H2至高度H 3的30%处(即，场绝缘体280可以是部分非凹陷的，其具有高于鳍状部分212的底部与顶部之间的30%的高度处的顶部表面)。总的来说，场绝缘体可以以任何程度非凹陷，以便减小如所描述的电容耦合。此外，尽管图2和图3中的元素被示出为具有基本上平坦的表面、笔直的侧壁等等，但真正的器件可以被预期为具有某些变化。
[0030]如所讨论的，图2和图3例示了具有被设置在衬底205的器件区292上方的基底部分214和鳍状部分212的半导体柱状物210。场绝缘体280可以被设置在衬底205的场区296上方并邻近半导体柱状物210的基底部分214。此外，如上面所讨论的，取决于场绝缘体280中有多少相对于鳍状部分212是非凹陷的，场绝缘体280可以邻近半导体柱状物210的鳍状部分212到某种程度。另外如示出的，栅极电极220可以在器件区292中耦合到半导体柱状物210的鳍状部分212，并可以在场区296中被设置在场绝缘体280上方。栅极电极220可具有器件区292上方的第一深度队以及场区296上方的第二深度D F (小于第一深度Dx)。尽管为了呈现的清楚起见未示出，但晶体管202可以包括被设置在栅极电极220与半导体柱状物210的鳍状部分212之间的栅极电介质。此外，栅极电极220可以包括体材料以及设置在体材料与栅极电介质之间的功函数材料。
[0031]如所讨论的，接触电极230、242、或244的其中一个或多个可具有与栅极电极220类似的结构。在某些示例中，接触电极230可以是源极接触并且接触电极242可以是漏极接触。如图2中示出的，接触电极230可以在器件区292中接触半导体柱状物210的鳍状部分212并可以包括在场区296中被设置在场绝缘体280上方的部分。接触电极230的结构可以与栅极电极220的结构类似，以使得接触电极230可具有器件区292上方的深度以及小于器件区292上方的深度的场区296上方的另一深度。
[0032]类似地，如所示出的，接触电极242可以在器件区292中接触半导体柱状物210的鳍状部分212并可以包括在场区296中被设置在场绝缘体280上方的部分。如所讨论的，接触电极242的结构可以与栅极电极220的结构类似，以使得接触电极242可具有器件区292上方的深度以及小于器件区292上方的深度的场区296上方的另一深度。
[0033]此外，关于图3中的栅极220所描述的各种高度关系(例如，非凹陷的场绝缘体280相对于鳍状部分212是怎样的)也适用于接触电极230、242的应用，并且为了简洁起见将不再重复。通常，接触电极230、242、244可以包括任何适当的材料，举例来说，例如金属。例如，接触电极230可以包括源极金属(即，用于源极接触部的金属)并且接触电极242可以包括漏极金属(即，用于漏极接触部的金属)。在某些示例中，接触电极230和接触电极242可以是相同的一种或多种材料。在其它示例中，接触电极230和接触电极242可以包括不同材料。
[0034]如所讨论的，半导体柱状物210可以形成晶体管202的部分。例如，半导体柱状物210的鳍状部分212、鳍状部分212的一部分、或者鳍状部分212和基底部分214的某些部分或全部部分可以包括沟道区、源极区、漏极区、和/或集成到晶体管202的其它结构。例如，鳍状部分212可以包括邻近栅极电极220(以及在图2中，基本上在栅极电极220的下方)的沟道区252、在沟道区252的相对侧上的源极区254和漏极区256。例如，源极区254可以邻近源极电极230 (以及在图2中，基本上在源极电极230下方)并且漏极区256可以邻近漏极电极242 (以及在图2中，基本上在漏极电极242下方)。
[0035]另外如所讨论的，共形绝缘体层260可以被设置在半导体柱状物210的基底部分214与场绝缘体280之间。例如，共形绝缘体层260可以与半导体柱状物210的基底部分214接触。在各个示例中，共形绝缘体层260可以是氧化物。此外，共形绝缘体层270可以被设置在半导体柱状物210的基底部分214与场绝缘体280之间。例如，共形绝缘体层270可以与共形绝缘体层260和场绝缘体280接触。在各个示例中，共形绝缘体层270可以是氮化物。
[0036]通过描述了与本发明的实施例相关联的结构特征，现在描述用于提供在未凹陷的场绝缘体上方的较薄电极以减小电极耦合并增加IC的工作频率的技术。图4A-图4G是根据本公开内容的至少某些实施方式布置的、在执行具体制作操作时的示例的晶体管的横截面视图。这样的技术可用于得到图2和图3中的结构，其中图4G基本上与图3匹配。通常，针对图4所描述的技术可以提供用于形成图2和图3中的结构的示例的方法；然而，其它方法对于形成图2和图3中的结构可以是可用的。
[0037]在图4A中例示出的示例性实施例中，在操作502后，可以在从衬底205形成的半导体柱状物210上设置硬掩模部分410。如所讨论的，衬底205可以包括任何适当的衬底，举例来说，例如硅。在各个示例中，硬掩模和硬掩模部分410可以包括氮化物硬掩模。在其它示例中，可以不使用硬掩模或者可以在进一步处理之前去除硬掩模。
[0038]在图4B中例示出的示例性实施例中，可以在衬底205、半导体柱状物210、以及硬掩模部分410上方形成共形绝缘体层260。总之，尽管针对氧化物进行了讨论，但共形绝缘体层260可以包括任何适当的一种或多种绝缘体材料。此外，可以使用任何公知的一种或多种技术(举例来说，例如化学气相沉积等)来形成或沉积共形绝缘体层260。
[0039]在图4C中例示出的示例性实施例中，可以在共形绝缘体层260、衬底205、半导体柱状物210、以及硬掩模部分410上方形成共形绝缘体层270。总之，尽管针对氮化物进行了讨论，但共形绝缘体层270可以包括任何适当的一种或多种绝缘体材料。此外，可以使用任何公知的一种或多种技术(举例来说，例如化学气相沉积等)来形成或沉积共形绝缘体层260。尽管针对两个共形绝缘体层讨论了示例性实施例，但在某些示例中，可以使用单个共形绝缘体层。
[0040]在图4D中例示出的示例性实施例中，可以邻近共形绝缘体层270形成场绝缘体280。总之，尽管针对场氧化物进行了讨论，但场绝缘体280可以包括任何适当的一种或多种绝缘体材料。如所讨论的，在示例性实施例中，可以通过首先经由任何沉积技术来沉积一个或多个体绝缘体并将所沉积的体绝缘体抛光回到硬掩模部分410来形成场绝缘体280。如示出的，这种抛光过程还可以去除一个或多个共形绝缘体层(例如共形绝缘体层260和共形绝缘体层270)的部分，以暴露出硬掩模部分410。
[0041 ] 在某些示例中(例如图4E中的示例性实施例)，选择性蚀刻可以去除共形绝缘体层270的部分。此外，在某些示例中，如示出的，选择性蚀刻可以完全或部分去除硬掩模部分410。例如，选择性氮化物蚀刻可以是深的硅氮化物(例如，SiN)蚀刻，其对氧化物(例如，S1)和硅(例如，Si)是选择性的。
[0042]在某些示例中(例如图4F中的示例性实施例)，可以去除共形绝缘体层260的部分和场绝缘体280的部分，以暴露出半导体柱状物210的鳍状部分212。例如，选择性的氧化物蚀刻可以是相对短的氧化物蚀刻。如在边缘415处示出的，场绝缘体280的部分可以被去除或腐蚀。这种去除或腐蚀例如可以辅助随后接近(access to)鳍状部分212。