专利名称：Mems圆片级三维混合集成封装结构及方法
技术领域：
本发明涉及一种微机电系统(MEMS)圆片级三维混合集成封装结构和方法，更确切地说，本发明涉及一种MEMS的三维混合集成封装的方法，即采用Chip to WafeH芯片到圆片)叠层方式将IC芯片与MEMS器件进行圆片级三维混合集成的方法，属于微系统封装领域。
背景技术：
微机电系统(M EMS)包括微传感器和驱动器，以及用于设备功能控制和信号传导、 调节和处理的辅助集成电路和功能控制系统。MEMS的集成就是将微传感器(或者驱动器) 与专用集成电路(ASIC)以及运放集成电路等CMOS芯片封装在一起完成传感(或驱动)功能。当前MEMS的集成制造主要有单片系统(SoC)集成和混合集成等两种方式。由于MEMS 工艺和IC工艺的不兼容性，目前单片集成方式制造微系统未得到广泛应用，混合集成仍是多数微系统实现集成的主要手段。通常微系统的混合集成是在印刷电路板(PCB)或陶瓷基板上对封装后的器件进行贴装后实现二次集成，或使用裸芯片在基板上组装成多芯片模块 (MCM)，但这种二维的封装方式成本较高，封装密度也不够高，并且互连线较长，使电路噪声增大，这一点对输出微弱信号的MEMS器件尤其不利。三维封装具有尺寸和体积小、组装效率更高、延迟进一步缩短、噪声进一步减小、 功耗减小、速度更快以及带宽加大等优点。圆片级封装是微系统先进的封装形式，具有密度高、成本低等优势，近年来发展迅速。如果能在圆片级封装基础上进一步实现气密或真空封装并与ASIC等CMOS芯片实现三维混合集成，充分利用Si基集成度高、热膨胀系数匹配、导热好、易于批量化生产、成本低等优点，可望在目前微系统制造以混合集成技术为主的情况下进一步对系统性能、集成度、可靠性和成本等进行优化。已报道的一些关于圆片级混合集成的工作大多是采用硅通孔(TSV)方法实现垂直互连的，如Hyung Suk Yang等通过在MEMS器件圆片上制备TSV的方式来实现与CMOS圆片的垂直互连(IEEE resource :3D integration of CMOS and MEMS using mechanically flexible interconnects (MFI) and through silicon vias (TSV), Proceedings of 2010 Electronic Components and Technology Conference (ECTC),1-4 June 2010, PP. 822-828)，但这种方式成本高，并非一种普适的集成方法。圆片级三维叠层封装主要包括圆片到圆片(Wafer to Wafer, W2W)和芯片到圆片 (Chip to Wafer, C2W)。C2W具有以下优点只组装集成“确认好芯片”(KGD)，封装成品率高；叠层对准公差较宽；能对不同大小的芯片进行互相连接，也能对不同大小的晶圆与芯片进行混和封装。可见，C2W叠层方式吸取了 W2W “封装密度高、效率高、成本低”的优点，克服了 W2W叠层方式“测试困难，成品率低”的不足，并且具有很大的组装柔性和变通性。高性能MEMS器件(如加速度计芯片)尺寸通常较大，因此圆片级气密封装完成后进一步进行Chip to Wafer (芯片到圆片)方式的三维混合集成就有着非常重要的意义。 目前国内外公司大多采用外购ASIC以及运放等IC来搭建高灵敏度MEMS电路系统。由于ASIC和运放等CMOS芯片是分立购买的，因而不易实现器件直接从圆片级进行集成。而采用将分立芯片贴装至已完成圆片级封装的MEMS器件盖板上进一步进行以硅盖板为基板的三维集成，工艺过程简单且实用。在圆片级封装完成后，还需进一步用封装外壳对器件进行保护，国际上许多著名厂商前期趋于使用陶瓷外壳和QFN(Quad Flat Non-Lead)引脚方式，但成本相对较高。这与目前需要尽可能降低MEMS封装成本的要求仍存在差距。此外，由于封装应力对高灵敏度MEMS的可靠性影响很大，要求MEMS封装具有很小的残余应力。基于上述各种需求和考虑，本发明拟针对高灵敏度MEMS传感器提出一种采用 Chip to Wafer (C2W)叠层方式的圆片级三维混合集成封装结构(简称WL-C2W)，以满足高灵敏度MEMS低应力、高性能、易加工、低成本和高可靠性的集成封装要求。
发明内容
本发明的目的在于提出一种MEMS圆片级(WL)三维混合集成(简称WL-C2W)封装结构和方法，以满足用ASIC以及运放等IC来搭建高灵敏度MEMS电路系统的现实需求。本发明提出的一种基于Chip to Wafer (C2W)叠层方式的MEMS圆片级三维混合集成(简称WL-C2W)封装结构是通过玻璃浆料低温键合实现MEMS器件圆片和硅盖板圆片的键合，实现圆片级气密/真空封装，解决了 MEMS器件可动部件的保护问题；在硅盖板表面正面贴装ASIC等CMOS芯片(Chip to Wafer)，并通过引线键合实现芯片间以及多层芯片I/ 0引出，从而实现ASIC等CMOS芯片与MEMS器件圆片的三维混合集成，提高封装密度、有效缩短互连长度，降低信号窜扰和制造成本；对已完成气密/真空圆片级封装的器件采用围坝(Dam)和灌注(Fill)低应力塑封料的方式，衬底采用成本相对较低的高密度基板，引脚采用球栅阵列(BGA)，从而降低封装残余应力，提高封装效率。最终形成MEMS圆片级三维混合集成封装结构，并达到兼顾MEMS低应力、高性能、低成本和高可靠性的目的。本发明采用chip to wafer方式的MEMS圆片级三维混合集成封装的具体工艺步骤如下1.通过玻璃浆料低温键合进行圆片级气密/真空封装a.在硅圆片上用MEMS工艺制作MEMS器件，Al金属引线与焊盘和MEMS器件形成电连接；b.在硅盖板上用精密丝网印刷机通过网板印刷方式印刷玻璃浆料密封环；对密封环在400-425°C范围内进行预烧，去除有机成分及挥发物；c.在键合机内425-450°C温度范围内和一定的压力(200_400mBar)下将预先对准的硅盖板和器件圆片进行烧结，形成气密/真空腔体。在真空环境下(典型真空度 IXlO-5 lX10_4mBar)的烧结可实现真空封装；若只是要求气密封装，则可以在氮气或者惰性气体中进行，烧结气氛宜选择负压以利于进一步去除残余气体。2.采用Chip to Wafer叠层方式进行两个IC芯片与MEMS圆片(已经过气密/真空封装)的三维混合集成封装a.完成步骤1后，用低温固化胶将ASIC和运放IC两个CMOS芯片正面贴装于硅盖板上，并低温加热固化(固化温度150°C，固化时间60分钟)；b.利用划片工艺将叠装CMOS芯片后的MEMS器件阵列圆片分割为单个的(即为分立的)集成微系统。
3.采用植球工艺在有机基板(采用多拼板)下表面制作周边式球栅阵列(BGA)a.采用钢网印刷工艺在BGA焊盘上印刷无铅焊料焊膏；b.将无铅焊球放置在印刷好焊膏的BGA焊盘上；c.将植球后的封装基板进行按照高温回流曲线进行回流固化。4.采用板上芯片(COB)工艺将分立的集成微系统组装于有机基板a.完成步骤2和步骤3后，用低温固化胶将分立的集成微系统用COB (Chip on Board)方式贴装至基板(可采用多拼板，以便于后续的自动点胶机的批量塑封)，并低温加热固化(固化温度150°C，固化时间60分钟)；b.用引线键合工艺将ASIC、运放芯片、MEMS器件和有机基板上的焊盘进行多层键合，将ASIC与运放芯片互连，将CMOS芯片和MEMS器件的输出端子与基板互连，从而实现上述四者之间的电气互连；
5.采用“围坝(Dam) +灌注(fill)，，包封方式进行集成微系统的保护封装a.完成步骤4后，在有机基板上，利用自动点胶机在集成微系统四周用非流动性热塑性塑封料围成一个方形坝(坝高大于集成微系统的高度)，固化，形成高硬度的保护外壳；b.用自动点胶机将流动性好粘度低的塑封料灌注于方形坝内(其厚度与坝高相等)，涂覆整个集成微系统。固化，形成低硬度的涂覆层；c.有机基板多拼板分割和分片，即成混合集成MEMS。本发明提供的封装结构的特征在于i)通过MEMS器件圆片和硅盖板圆片的键合，实现圆片级气密/真空封装；采取芯片到圆片叠层方式在硅盖板圆片表面贴装互连ASIC和运放IC两个CMOS芯片，实现CMOS 芯片与MEMS器件圆片的三维混合集成；将分立的集成微系统贴装在有机基板上并进行塑封保护和引出；ASIC为专用集成电路英文缩写；ii)MEMS器件圆片和盖板圆片的键合是通过玻璃浆料低温键合实现的，完成MEMS 器件可动部件的保护；iii)两个CMOS芯片、MEMS器件以及有机基板之间均通过引线键合方式进行多层电气互连，两个CMOS芯片之间亦直接通过引线键合方式桥接互连；iv)引出时引脚的输出方式为周边式球栅阵列，球栅阵列是采用植球的方式制备的；ν)两个CMOS芯片非限定为ASIC和运放芯片，可根据MEMS器件的种类和电路设计的不同而有变动，从封装角度可以笼统地设定两个CMOS芯片为C0M0S 1和CMOS 2 ；CMOS 芯片的数量为两个，但不限于此，可以代之以一个高集成度的信号处理CMOS芯片，在这种情况下，多层电气互连为CMOS芯片、MEMS器件和有机基板三者之间的多层电气互连；vi)包封分立的集成微系统的特征在于低应力塑封保护。其低应力塑封的特征在于采用“围坝(Dam)+灌注(fill)”塑封方式包封两种不同作用的塑封料，即通过点胶机将非流动性触变粘接剂在有机基板上的集成模块四周围坝，经固化形成“高硬度保护”；通过点胶机将低应力注塑材料灌注坝内，经固化形成“低应力包封”；灌注材料的特征在于流动性好，凝固时收缩导致的应力小，能减小MEMS封装的残余应力；衬底基板的特征在于为成本低廉的有机基板，并且为了保证所述的围坝塑封方式在自动点胶机上高效实现，将有机基板设计为多拼板，在塑封工艺完成后再进行分割和分片。本发明的技术优势有以下几点1. ASIC、运放芯片、MEMS器件以及有机基板之间均通过引线键合方式进行多层电气互连，尤其是ASIC和运放芯片之间直接通过引线键合方式桥接互连，替代了在MEMS圆片盖板上进行重布线和焊盘制备，从而避免了布线工艺对MEMS器件气密性能造成破坏，简化了工艺。2. ASIC等CMOS芯片与MEMS器件圆片的三维混合集成封装结构提高了封装密度， 有效缩短了互连长度，减小了信号延迟，降低了信号窜扰。这一点对高灵敏度MEMS器件的微弱传感信号的传输非常实用。3. “围坝(Dam) +灌注(Fill)，，的包封方式对MEMS实现两种保护通过围坝方式实现高硬度的成型外壳，从而保护MEMS免受外界损坏，通过灌注方式实现低应力涂覆层， 从而减小MEMS封装的残余应力。
4.封装结构衬底采用成本相对较低的有机基板，引脚采用球栅阵列(BGA)，降低制造成本，提高封装效率。有机基板采用多拼板，便于批量塑封，更可以在围坝(Dam)和灌注(Fill)工艺中减少自动点胶机的调校次数，节省调校时间，从而提高塑封效率。5. BGA形式的I/O输出方式适用于表面贴装技术，具有很好的兼容性。
图1是本发明提供的带有MEMS器件阵列的硅圆片俯视示意图。图2是本发明提供的印刷玻璃浆料密封环阵列的硅盖板圆片俯视示意图。图3是带有MEMS器件阵列的硅圆片与印刷玻璃浆料密封环的硅盖板圆片键合后的封装单元的截面结构示意图。图4是在硅盖板圆片表面贴装两个CMOS芯片后形成的三维混合集成封装单元的截面结构示意图。图5是采用植球工艺制作球栅阵列(BGA)后的有机基板(多拼板)的单元截面结构示意图。图6是采用板上芯片(COB)工艺将分立的集成微系统组装于有机基板(多拼板) 后的单元截面结构示意图。a)引线键合前；b)引线键合后。图7是采用“围坝(Dam) +灌注(Fill) ”包封方式的集成微系统的塑封工艺流程示意图。a)非流动性塑封料围坝(Dam) ；b)流动性塑封料灌注(Fill)。
具体实施例方式为了能使本发明的优点和效果得到充分体现，下面结合附图和实施例对本发明实质性特点和显著的进步作进一步说明，但绝非限制本发明。在图1中，在硅圆片101上，102是用MEMS工艺制作的MEMS器件，Al金属引线与焊盘103与MEMS器件形成电连接。在图2中，硅盖板圆片201上，通过网板印刷方式印刷玻璃浆料密封环202。密封环202与MEMS器件102是相互对应的。在图3中，带有MEMS器件的硅圆片101与硅盖板圆片201对准键合。A1金属引线与焊盘103穿过玻璃浆料键合层，实现了密封腔体内的MEMS器件可动机构104电连接。玻璃浆料密封环预烧温度为400-425°C。键合温度峰值为425-450°C，键合压力为200-400mBar。 若要求真空封装，真空度为1X10_5 lX10_4mBar ；若只是要求气密封装，则可以在氮气或者惰性气体中进行，烧结气氛宜选择负压。图4是在硅盖板圆片表面贴装两个CMOS芯片后形成的三维混合集成封装单元的截面结构示意图。两个CMOS芯片一个是ASIC芯片301，一个是运放芯片302，将二者的正面贴装于硅盖板圆片201上，粘接材料用低温固化胶203并低温加热固化(固化温度150°C， 固化时间60分钟)。所谓三维封装体现在两个芯片以Chip to Wafer方式叠层在MEMS器件上；所谓混合集成体现在MEMS微系统是通过两种不同工艺的芯片和器件集成的(两个 IC芯片是通过CMOS工艺制作的，MEMS器件是通过MEMS加工工艺制作的)。图5是采用植球工艺制作球栅阵列(BGA)后的有机基板(多拼板)的单元截面结构示意图。采用钢网印刷工艺在有机基板401上表面制备有引线键合用焊盘402。采用丝网印刷工艺在下表面的BGA焊盘403上印刷无铅焊料焊膏并植放无铅焊球(锡球)404后按照高温回流曲线进行回流固化(回流曲线峰值温度为290°C )。图6是采用板上芯片(COB)工艺将分立的集成微系统组装于有机基板(多拼板) 后的单元截面结构示意图。用低温固化胶405将分立的集成微系统用贴装至基板401上表面相对应的标记位置上，并低温固化(固化温度150°C，固化时间60分钟)，如图6-a ；然后用引线键合工艺将CMOS芯片301和302、MEMS器件和有机基板上的焊盘103、402进行多层键合。所谓多层键合是指1)两个CMOS芯片301和302之间通过引线键合进行桥连互连； 2)两个CMOS芯片中的ASIC (301)与有机基板焊盘(402)引线键合；3)两个CMOS芯片中的运放芯片302与MEMS器件焊盘103引线键合；4) MEMS器件102与有机基板上的焊盘402引线键合，如图6-b。图7是采用“围坝(Dam) +灌注(Fill) ”包封方式的集成微系统的塑封工艺流程示意图。a)利用自动点胶机在集成微系统四周用非流动性热塑性塑封料(单组分)围成一个方形坝501 (坝高大于集成微系统的高度)，固化(固化温度150°C，固化时间30分钟)， 形成成型外壳轮廓，如图7-a ；b)用自动点胶机将流动性好粘度低的塑封料502 (双组分， 1 1混合比)灌注于方形坝内(其厚度与坝高相等)，涂覆整个集成微系统，固化(固化温度150°c，固化时间35分钟)。形成低硬度、低应力塑封，如图7-b。注塑材料要求流动性好，凝固时收缩导致的应力小，能减小MEMS封装的残余应力。
权利要求
1.一种MEMS圆片级三维混合集成封装结构，其特征在于通过MEMS器件圆片和硅盖板圆片的键合，实现圆片级气密/真空封装；采取芯片到圆片叠层方式在硅盖板圆片表面贴装互连ASIC和运放IC两个CMOS芯片，实现CMOS芯片与MEMS器件圆片的三维混合集成； 将分立的集成微系统贴装在有机基板上并进行塑封保护和引出；ASIC为专用集成电路英文缩写。
2.按权利要求1所述的封装结构，其特征在于MEMS器件圆片和盖板圆片的键合是通过玻璃浆料低温键合实现的，完成MEMS器件可动部件的保护。
3.按权利要求1所述的封装结构，其特征在于两个CMOS芯片、MEMS器件以及有机基板之间均通过引线键合方式进行多层电气互连，两个CMOS芯片之间直接通过引线键合方式桥接互连。
4.按权利要求1所述的封装结构，其特征在于引出时引脚的输出方式为周边式球栅阵列，球栅阵列是采用植球的方式制备的。
5.按权利要求1所述的封装结构，其特征在于A)两个CMOS芯片非限定为ASIC和运放芯片，根据MEMS器件的种类和电路设计的不同而有变动，从封装角度可以笼统地设定两个CMOS芯片为COMOS 1和CMOS 2 ；B)CMOS芯片的数量为两个，但不限于此，取而代之以一个高集成度的信号处理CMOS芯片，在这种情况下，多层电气互连为CMOS芯片、MEMS器件和有机基板三者之间的多层电气互连。
6.制备如权利要求1-5中任一项所述的封装结构的方法，其特征在于采用芯片到圆片叠层方式，具体工艺步骤是(1)通过玻璃浆料低温键合进行圆片级气密/真空封装a.在硅圆片上用MEMS工艺制作MEMS器件，Al金属引线与焊盘和MEMS器件形成电连接；b.在硅盖板上用精密丝网印刷机通过网板印刷方式印刷玻璃浆料密封环；对密封环在400-425°C范围内进行预烧，去除有机成分及挥发物；c.在键合机内在425-450°C温度范围内和200-400mBar的压力下将预先对准的硅盖板和器件圆片进行烧结，形成气密/真空腔体；(2)采用芯片到圆片叠层方式进行两个IC芯片与MEMS圆片的三维混合集成封装a.完成步骤1后，用低温固化胶将ASIC和运放IC两个CMOS芯片正面贴装于硅盖板上，并低温加热固化；b.利用划片工艺将叠装CMOS芯片后的MEMS器件阵列圆片分割为单个分立的集成微系统；(3)采用植球工艺在有机基板的下表面制作周边式球栅阵列BGAa.采用钢网印刷工艺在BGA焊盘上印刷无铅焊料焊膏；b.将无铅焊球放置在印刷好焊膏的BGA焊盘上；c.将植球后的封装基板进行按照高温回流曲线进行回流固化；(4)采用板上芯片工艺将分立的集成微系统组装于有机基板a.完成步骤2和步骤3后，用低温固化胶将分立的集成微系统用板上芯片方式贴装至基板，并低温加热固化；b.用引线键合工艺将ASIC、运放芯片、MEMS器件和有机基板上的焊盘进行多层键合， 将ASIC与运放芯片互连，将CMOS芯片和MEMS器件的输出端子与基板互连，从而实现上述四者之间的电气互连；(5)采用“围坝+灌注”包封方式进行集成微系统的保护封装a.完成步骤4后，在有机基板上，利用自动点胶机在集成微系统四周用非流动性热塑性塑封料围成一个方形坝，固化，形成高硬度的保护外壳；b.用自动点胶机将流动性好粘度低的塑封料灌注于方形坝内，涂覆整个集成微系统。 固化，形成低硬度的涂覆层；c.有机基板分割和分片，即成混合集成MEMS。
7.按权利要求6所述的方法，其特征在于a)步骤1中c键合在真空环境下，真空度为1X 10_5 1 X 10_4mBar ；气密封装是在氮气或惰性气体中进行；b)步骤2中a的固化温度为150°C，固化时间为60分钟；c)步骤3所述的有机基板或为多拼板；d)步骤4中a的固化温度为150°C，固化时间为60分钟。
8.按权利要求6所述的方法，其特征在于①步骤5中a所述的方形坝的坝高大于集成微系统的高度；②步骤5中b所述的方形坝的厚度与高度相等。
全文摘要
本发明提出了一种基于Chip to Wafer叠层方式的MEMS圆片级三维混合集成封装结构及方法，其特征在于通过玻璃浆料低温键合实现MEMS器件圆片和硅盖板圆片的键合，实现圆片级气密/真空封装，完成MEMS器件可动部件的保护；采用Chip to Wafer叠层方式在硅盖板圆片表面贴装互连ASIC等CMOS芯片，实现ASIC等CMOS芯片与MEMS器件圆片的三维混合集成；将分立的集成微系统贴装在低成本的有机基板上，采用引线键合方式完成CMOS芯片、MEMS器件和基板的多层互连，并采用围坝(Dam)方式灌注(Fill)低应力塑封料以保护集成微系统，提高环境可靠性。从而形成高密度、易加工、低成本、低应力和高可靠性的MEMS圆片级三维混合集成封装结构。
文档编号B81B7/00GK102241388SQ20111012933
公开日2011年11月16日 申请日期2011年5月18日 优先权日2011年5月18日
发明者宓斌玮, 徐高卫, 焦继伟, 罗乐, 陈骁 申请人:中国科学院上海微系统与信息技术研究所