Mems晶体管及其制造方法
【专利摘要】本发明涉及MEMS晶体管及其制造方法。公开了用于CMOS集成电路的FBEOL层级的MEMS晶体管。该MEMS晶体管包括集成电路内的腔。具有两端的MEMS悬臂开关被设置在该腔中且在两端中的至少一端被锚定。栅极和漏极位于该腔的侧壁中且与MEMS悬臂开关分隔开一间隙。响应于施加到栅极的电压，MEMS悬臂开关在与CMOS集成电路的FBEOL层级的平面平行的方向上移动跨过该间隙而与漏极接触，以允许电流在源极和漏极之间流动。也公开了制造MEMS晶体管的方法。根据该方法，在与CMOS集成电路的远后端制程（FBEOL）层级平行的平面中在FBEOL层级上构造MEMS悬臂开关、栅极和漏极。通过牺牲材料将MEMS悬臂开关与栅极和漏极分隔开，该牺牲材料最终被去除以释放MEMS悬臂开关且在MEMS悬臂开关与栅极和漏极之间提供间隙。
【专利说明】MEMS晶体管及其制造方法
【技术领域】
[0001]本公开一般而言涉及在互补金属氧化物半导体(CMOS)后端制程(BEOL)工艺中微机电系统(MEMS)器件的形成。
【背景技术】
[0002]在中央处理器(CPU)芯片中，部分电路在未工作时通常通过电源门控(powergating)技术制止以节省电力。在当前技术下，高阈值电压场效应晶体管(FET)被用于电源门控。在实践中已经发现由于电源门控晶体管与断路电路(shut down circuit)之间的BEOL布线上的电压降而浪费了相当大量的电力。
[0003]根据本发明，在远后端制程(FBEOL:far back end of line)中构造MEMS晶体管来使用，替代不能在BEOL构造而仅可在前端制程(FEOL)中构造的诸如标准FET的晶体管。
【发明内容】
[0004]在一个示例性实施例中，公开了一种CMOS集成电路的远后端制程(FBEOL)层级(level)中的MEMS晶体管。所述MEMS晶体管包括所述集成电路内的腔。具有两端的MEMS悬臂开关被设置在所述腔中并且在所述两端中的至少一端处被锚定，并被电耦合到所述MEMS晶体管的源极。栅极和漏极位于所述腔的侧壁中，并且在与所述CMOS集成电路的所述FBEOL层级的平面平行的方向上与所述MEMS悬臂开关分隔开一间隙。响应于适当的栅极信号，所述MEMS悬臂开关在与所述CMOS集成电路的所述FBEOL层级的平面平行的方向上移动跨过所述间隙而与所述漏极电接触，以允许电流在所述源极和所述漏极之间流动。
[0005]在另一个不例性实施例中，一种CMOS集成电路包括至少一个在前一段落中描述的MEMS晶体管。
[0006]在另一个示例性实施例中，公开了一种用于在CMOS集成电路的远后端制程(FBEOL)层级中制造MEMS晶体管的方法。根据该方法，在所述CMOS集成电路的所述FBEOL层级中的第一氧化物层内形成第一腔。然后用诸如多晶硅的牺牲材料填充所述第一腔。接下来用第一电介质层覆盖所述第一氧化物层和所述第一腔，之后用第二氧化物层覆盖所述第一电介质层。随后，在所述第一电介质层和所述第二氧化物层中形成第二腔，并且所述第二腔至少部分与所述第一腔邻接(contiguous)。然后用牺牲材料对所述第二腔的侧壁加衬里(line)。接下来在与所述CMOS集成电路的所述FBEOL层级的平面平行的方向上在所述第一电介质层和所述第二氧化物层中与所述第二腔的侧壁中的一个相邻地形成第三腔和第四腔。所述第二腔的侧壁上的所述牺牲材料将所述第二腔与所述第三和第四腔分隔开。用导电材料填充所述第二、第三和第四腔以分别形成MEMS悬臂开关、栅极和漏极。然后用所述牺牲材料覆盖包括侧壁和所述MEMS悬臂开关的所述第二腔。接下来，用第二电介质层覆盖所述第二氧化物层、所述牺牲材料以及所述栅极和漏极，并且用第三氧化物层覆盖所述第二电介质层。最后，至少穿过所述第二电介质层和所述第三氧化物层到达所述牺牲材料来提供通气孔(vent hole)，并且使用溶剂通过所述通气孔去除包括所述第二腔的侧壁上的所述牺牲材料在内的所述牺牲材料，从而释放所述MEMS悬臂开关并且在所述MEMS悬臂开关与所述栅极和漏极之间提供间隙，使得所述MEMS悬臂开关能够在需要时移动而与所述漏极接触。
[0007]在又一个示例性实施例中，公开了另一种用于在CMOS集成电路的远后端制程(FBE0L)层级中制造MEMS晶体管的方法。根据该方法，在所述CMOS集成电路的所述FBE0L层级的氧化物层内形成第一腔。然后用牺牲材料对所述第一腔加衬里以在其中形成所述牺牲材料的层。然后在与所述CMOS集成电路的所述FBE0L层级的平面平行的方向上与所述第一腔的侧壁中的一个相邻地形成第二腔和第三腔。所述第一腔的侧壁上的所述牺牲材料将所述第一腔与所述第二和第三腔分隔开。用导电材料填充所述第一、第二和第三腔以形成MEMS悬臂开关、栅极和漏极。然后用所述牺牲材料覆盖所述第一腔的至少一部分，该部分包括所述第一腔内的所述MEMS悬臂开关。然后用电介质材料层覆盖所述牺牲材料。之后，穿过所述电介质层到达所述牺牲材料来提供通气孔，并且使用溶剂通过所述通气孔去除包括所述第一腔的侧壁上的所述牺牲材料在内的所述牺牲材料，从而释放所述MEMS悬臂开关并且在所述MEMS悬臂开关与所述栅极和漏极之间提供间隙，使得所述MEMS悬臂开关能够在需要时移动而与所述漏极接触。
【专利附图】
【附图说明】
[0008]当结合附图阅读时，这些教导的前述和其它方面在下面的详细描述中变得更加显而易见。
[0009]图1A至1Q示例出根据本发明的第一方法的MEMS悬臂开关的制造。
[0010]图2A至21示例出根据本发明的第二方法的MEMS悬臂开关的制造。
[0011]图3是被设计为在一端被锚定的MEMS悬臂开关的平面视图。
[0012]图4是被设计为在两端都被锚定的MEMS悬臂开关的平面视图。
[0013]图5是在一端被锚定并且与漏极分隔开一间隙的MEMS悬臂开关的示意性平面视图。
[0014]图6是在两端都被锚定并且与漏极分隔开一间隙的MEMS悬臂开关的、与图5类似的示意性平面视图。
【具体实施方式】
[0015]如上所述，本发明一般而言涉及在互补金属氧化物半导体(CMOS)后端制程(BE0L)工艺中MEMS悬臂开关的形成。因此，可以在标准BE0L工艺期间形成本发明的MEMS悬臂开关。在图1A至1Q以及2A至21中，在图的右手侧示例出MEMS悬臂开关的制造，而在左手侧示例出代表性的BE0L器件的制造。
[0016]图1A是在根据本发明的第一实施例的MEMS悬臂开关的制造中的初始步骤的横截面视图。应当理解，图1A以及第一实施例的后续附图中示例出的各层位于前端制程(FE0L)层和BE0L的若干层级的上方或顶上，为了简单起见，所述FE0L层和BE0L的若干层级未示出。首先在FE0L上或下面的BE0L层上沉积电介质层102，并且在电介质层102上沉积氧化物(例如氧化硅)层104。所述电介质可以是例如诸如氮化硅的氮化物或NBL0K (掺氮的碳化硅)。然后用光致抗蚀剂覆盖氧化物层104，所述光致抗蚀剂被曝光并且在预定区域中被去除。在反应离子蚀刻(RIE)之后，在氧化物层104中形成向下延伸到电介质层102的腔106。
[0017]接下来，如图1B所示，在氧化物层104上沉积多晶硅层108，该多晶硅也填充腔106。然后在多晶硅层108上沉积光致抗蚀剂层，所述光致抗蚀剂被曝光并且在预定区域中被去除，并且在反应离子蚀刻(RIE)之后，在电介质层102、氧化物层104和多晶硅层108中形成向下延伸到FEOL层或下面的BEOL层(未示出)的腔110。腔110是为在标准BEOL工艺期间制造的器件形成的，该标准BEOL工艺可以在本发明的MEMS悬臂开关的制造期间继续进行，如图1C所示。
[0018]将导电材料层112镀到多晶硅层108上，填充腔110，如图1D的横截面视图中所示。导电材料可以是诸如铝、铜、金或其混合物的金属。然后通过化学机械抛光/平面化(CMP)去除多晶硅层108和铜层112，留下腔106中的多晶硅和腔110中的导电材料，如图1E所示。
[0019]接下来，在氧化物层104上沉积覆盖腔106 (先前被多晶硅填充)和腔110 (被导电材料填充)的电介质层114，并且在电介质层114上沉积氧化物层116，如图1F所示。然后用光致抗蚀剂覆盖氧化物层116，所述光致抗蚀剂被曝光并且在预定区域中被去除。在反应离子蚀刻(RIE)之后，在电介质层114和氧化物层116中形成向下延伸到腔106 (被多晶硅填充)的腔108，如图1G所示。
[0020]再次用光致抗蚀剂覆盖图1G中所示的结构，包括腔118。所述光致抗蚀剂被曝光并且在预定区域中被去除。在反应离子蚀刻(RIE)之后，在氧化物层116中形成向下延伸到电介质层114的腔120，用于在标准BEOL工艺期间的器件制造。
[0021]接下来，将多晶硅层122沉积到氧化物层116上，并且对腔118、120的侧面和底部加衬里，如图1I所示。使用定向反应离子蚀刻(RIE)来形成多晶娃衬里(liner)侧壁122。在RIE之后，留下腔118的具有多晶硅层122的侧壁，并且腔120已被向下加深到腔110(先前填充有导电材料)，如图U所示。
[0022]现在参考图1K，再次用光致抗蚀剂覆盖包括腔118、120在内的图1J中所示的结构，所述光致抗蚀剂被曝光并且在预定区域中被去除。在反应离子蚀刻之后，腔124在电介质层114和氧化物层116中形成，并且向下延伸到氧化物层104。如图1K所示，侧壁122将腔118与腔124分隔开。最终，将如随后的图中所示的，侧壁122的厚度导致MEMS悬臂与栅极和漏极之间的间隙。结果，可以容易地实现宽度在1.0纳米(nm)到1.0微米(μ m)的范围内的间隙。
[0023]正如先前已经在图1D和IE所示的步骤中所做的，将导电材料层镀到氧化物层116上和多晶硅层122的直立的剩余部分上，填充腔118、120、124。然后通过化学机械抛光/平面化(CMP)去除导电材料层，留下腔118、120、124中的导电材料，如图1L所示。
[0024]接下来，将多晶硅层126施加到氧化物层116、腔118、120、124 (均填充有导电材料)和多晶硅侧壁122上，并且去除除了腔118 (填充有导电材料)和腔118的两侧侧壁122上方之外各处的多晶硅层126，留下图1M所示的结构。
[0025]图1N示出了在对图1M所示的结构进行了若干个另外的步骤之后的该结构的横截面视图。首先，将电介质层128沉积到氧化物层116和覆盖腔118 (填充有导电材料)的多晶硅层126上，包括腔120、124 (均填充有导电材料)。然后，将氧化物层130沉积到电介质层128上。随后，向氧化物层130的表面施加光致抗蚀剂，所述光致抗蚀剂被曝光并且在预定区域中被去除。在反应离子蚀刻(RIE)之后，腔132形成并且向下延伸到腔120 (先前填充有导电材料)。在去除了剩余的光致抗蚀剂之后，在氧化物层130上镀导电材料层，填充腔132。然后用化学机械抛光/平面化(CMP)去除导电材料层，留下腔132中的导电材料，如图1N所示。这对于标准FBEOL工艺是典型的。
[0026]现在转向图10，通过向氧化物层130的表面和腔132 (填充有导电材料)施加光致抗蚀剂、在用于通气孔134的预定中使光致抗蚀剂曝光、以及进行反应离子蚀刻(RIE)以提供到达期望深度的通气孔，在这种情况下所述期望深度是向下穿过氧化物层130、电介质层128、氧化物层116和电介质层114到达腔106 (先前填充有多晶硅)。应观察到，腔106、腔118 (填充有导电材料)的两侧的侧壁122以及多晶硅层126在图10所示的结构中形成填充有多晶硅的单个连续体积。通气孔134可以具有微米范围内的直径。
[0027]在图1P中，沿着通气孔134向下引入适当的溶剂以溶解该牺牲多晶硅材料，以释放MEMS悬臂开关118 (先前是填充有导电材料的腔)。腔124现在是与MEMS悬臂开关118分隔开一间隙136的漏极或栅极。最后，在图1Q中，在该结构的顶上添加顶层138以密封通气孔134，从而诸如灰尘颗粒或湿气的外来物质将不会干扰MEMS悬臂开关118的操作。顶层138可以是任何材料(例如，金属、氧化物、电介质或塑料)的，这取决于可能在所示的结构上提供的另外的结构所需要的材料。
[0028]图2A是在根据本发明的第二实施例的MEMS悬臂开关的制造中的初始步骤的横截面视图。同样地应当理解，图2A以及第二实施例的后续附图中示例出的各层位于前端制程(FE0L)层和BE0L的若干层级的上方或顶上，为了简单起见，所述FE0L层和BE0L的若干层级未示出。首先在FE0L或下面的BE0L层上沉积电介质层202，并且在电介质层202上沉积氧化物层204。然后用光致抗蚀剂覆盖氧化物层204，所述光致抗蚀剂被曝光并且在预定区域中被去除。在预定区域中的反应离子蚀刻(RIE)之后，在氧化物层204中形成向下延伸到电介质层202的腔206、208。
[0029]参考图2B，然后将非保形的(non-conformal)多晶硅(或非晶硅)层210沉积在氧化物层204上以及腔206、208中。层210是以这样的程度非保形的:其在腔206、208的底部上比在腔206、208的侧壁上厚。在图2C中，示出了对多晶硅层210进行化学机械抛光/平面化(CMP)向下直到氧化物层204的表面的结果。
[0030]为了获得图2D所示的结构，用光致抗蚀剂覆盖氧化物层204、多晶硅层210和腔206、208，所述光致抗蚀剂被曝光并且在预定区域中被去除。在预定区域中的反应离子蚀刻(RIE)之后，在氧化物层204中形成向下延伸到电介质层202的腔212。
[0031]接下来，在氧化物层204和多晶硅层210上沉积填充腔206、208、212的光致抗蚀剂层，所述光致抗蚀剂被曝光并且在预定区域中被去除。在反应离子蚀刻(RIE)之后，通过去除腔206中的多晶硅层210和电介质层202，形成向下延伸到下BE0L层或FE0L层(图中未示出)的腔214。腔214是为在标准BE0L工艺期间制造的器件形成的，该标准BE0L工艺可以在本发明的MEMS悬臂开关的制造期间继续进行。在图2E中示出了从该步骤得到的结构。
[0032]将导电材料层镀到氧化物层204上，填充腔208、212、214。然后通过化学机械抛光/平面化(CMP )去除导电材料层，留下腔208、212、214中的导电材料，如图2F所示。[0033]图2G示出了在对图2F所示的结构进行了若干个另外的步骤之后的该结构。首先，将多晶硅层216施加到氧化物层204、腔208、212、214 (均填充有导电材料)和多晶硅210上，并且去除除了腔208 (填充有导电材料)和多晶硅层210上方之外各处的多晶硅层216。然后，将电介质层218沉积到氧化物层204、腔212、214 (先前填充有导电材料)以及多晶硅层216上，如图2G所示。随后，通过如下步骤提供通气孔220:向电介质层218和氧化物层204的表面施加光致抗蚀剂，在用于通气孔220的预定位置中曝光光致抗蚀剂，以及进行反应离子蚀刻以提供到达期望深度的通气孔220，在这种情况下所述期望深度是向下穿过电介质层218到达多晶硅层216。应当观察到，多晶硅层210和多晶硅层216在所述结构内形成单个连续体积。
[0034]在图2H中，沿着通气孔220向下引入适当的溶剂以溶解该牺牲多晶硅材料，从而释放MEMS悬臂开关208 (先前是填充有导电材料的腔)。腔212现在是与MEMS悬臂开关208分隔开一间隙222的漏极或栅极。如先前示出的，MEMS悬臂开关208与漏/栅电极212之间的间隙222的宽度由腔208、212之间的多晶硅层210的厚度导致。结果，可以容易地实现宽度在1.0纳米(nm)到1.0微米(μπι)的范围内的间隙。
[0035]最后，在图21中，在所述结构的顶上添加电介质层224以密封通气孔220，以便诸如灰尘颗粒或湿气的外来物质将不会干扰MEMS悬臂开关208的操作，并且在电介质层224上沉积氧化物层226，以便可以在所示结构上方设置另外的结构。
[0036]应当回忆起，所有前面的图1Α至1Q以及2Α至21都是在适于演示当牺牲多晶硅材料被去除时MEMS悬臂开关如何被释放的点穿过层叠的半导体结构截取的横截面视图。实际上，本发明的MEMS悬臂开关必须在一端或两端被锚定，以便能够执行其所想要的功能。
[0037]图3是被设计成在一端(具体地，在端部304)被锚定的MEMS悬臂开关302的平面视图，所述一端在上述制造步骤期间不会被多晶硅牺牲层包围。MEMS悬臂开关302的宽度可以在10纳米(nm)到100微米(μπι)的范围内，而长度可以在1到10000微米(μ m)的范围内的无论何处。MEMS悬臂开关302可以在漏极侧被设置有尖端(tip)，以得到改善的接触。
[0038]图4是MEMS悬臂开关402的平面视图，该MEMS悬臂开关402被设计成在两端都被锚定以防止由于残余应力导致的离开平面的弯曲(out-of-plane bending)。在这种情况下，两端404都不会在上述制造步骤期间被多晶硅牺牲材料包围。与上面一样，该MEMS悬臂开关的宽度可以在10纳米(nm)到100微米(μ m)的范围内，而长度可以在1到10000微米(μ m)的范围内的无论何处。
[0039]图5是MEMS悬臂开关502的示意性平面视图，该MEMS悬臂开关502在一端504被锚定并且与栅极506和漏极508分隔开一间隙510，如上所述，该间隙510可以具有在1.0纳米(nm)到1.0微米(μπι)范围内的宽度。响应于适当的信号，MEMS悬臂开关502向右侧偏移而与漏极508接触，以允许电流在源极和漏极之间流动。间隙510对应于图2Η和21所示的间隙222。通气孔512对应于图2G到21所示的通气孔220，但应当回忆起通气孔220最终被密封，如图21所示，以便诸如灰尘颗粒或湿气的外来物质不会干扰MEMS悬臂开关208的操作。如图5所示的截取的横截面给出了图21的右手侧，其中MEMS悬臂开关208对应于MEMS悬臂开关502，并且电极212对应于栅极506。
[0040]图6是在两端604都被锚定并且与栅极606和漏极608分隔开一间隙610的MEMS悬臂开关602的不意性平面视图。响应于适当的信号，MEMS悬臂开关602向右侧偏移而与漏极608接触，换而言之，通过机械地打开它们之间的栅极，以允许电流在它们之间流动持续期望间隔。间隙610对应于图1P和1Q所示的间隙136。通气孔612对应于图10到1Q所示的通气孔134，但应当回忆起通气孔134最终被密封，如图1Q所示，以便诸如灰尘颗粒或湿气的外来物质不会干扰MEMS悬臂开关118的操作。如图6所示的截取的横截面给出了图1Q的右手侧，其中MEMS悬臂开关118对应于MEMS悬臂开关602，并且电极124对应于栅极606。
[0041]通过在远后端制程中在CMOS集成电路中提供MEMS悬臂开关来替代传统的FET用作电源门控晶体管，可以获得“导通”电阻方面的显著益处。例如，MEMS晶体管的“导通”电阻可以在约0.1到0.2ohm的范围内，这大约是用于门控目的的FET的“导通”电阻的五分之一。此外，MEMS晶体管的泄露电流将为零，这与约10μ A的FET的泄露电流相反。后者可能导致大的功率损耗，因为在单个集成电路中可能存在数千个这种器件。
[0042]当结合附图阅读时，考虑到前面的描述，各种修改和调整对于相关领域的技术人员而言成为显而易见的。然而，本公开的教导的任何和所有修改仍将落入本发明的非限制性实施例的范围内。
[0043]尽管在特定实施例的上下文中进行了描述，但是对于本领域技术人员显而易见的是可以发生对所述教导的多种修改和各种改变。因此，尽管已经针对本发明的一个或多个实施例具体图示和描述了本发明，但是本领域技术人员将理解，可以在不脱离以上阐述的本发明的范围或者下述权利要求的范围的情况下在所述实施例中作出特定修改或改变。
【权利要求】
1.一种用于在CMOS (互补金属氧化物半导体)集成电路的远后端制程(FBE0L)层级中制造MEMS (微机电系统)晶体管的方法，所述方法包括:在所述CMOS集成电路的所述FBE0L层级中的第一氧化物层内形成第一腔；用牺牲材料填充所述第一腔；用第一电介质层覆盖所述第一氧化物层和所述第一腔；用第二氧化物层覆盖所述第一电介质层；在所述第一电介质层和所述第二氧化物层中形成第二腔，所述第二腔至少部分地与所述第一腔邻接；用所述牺牲材料对所述第二腔的侧壁加衬里；在与所述CMOS集成电路的所述FBE0L层级的平面平行的方向上在所述第一电介质层和所述第二氧化物层中与所述第二腔的所述侧壁中的一个相邻地形成第三腔和第四腔，所述第二腔的所述侧壁中的所述一个上的所述牺牲材料将所述第二腔与所述第三和第四腔分隔开；用导电材料填充所述第二、第三和第四腔以分别形成MEMS悬臂开关、栅极和漏极；用所述牺牲材料覆盖包括所述侧壁和所述MEMS悬臂开关在内的所述第二腔；用第二电介质层覆盖所述第二氧化物层、所述牺牲材料以及所述栅极和所述漏极；用第三氧化物层覆盖所述第二电介质层；提供至少穿过所述第二电介质层和所述第三氧化物层到达所述牺牲材料的通气孔；以`及使用溶剂通过所述通气孔去除包括所述第二腔的所述侧壁中的所述一个上的所述牺牲材料在内的所述牺牲材料，以释放所述MEMS悬臂开关并且在所述MEMS悬臂开关与所述栅极和所述漏极之间提供间隙。
2.根据权利要求1所述的方法，还包括用另外的层覆盖所述第三氧化物层以密封所述通气孔的步骤。
3.根据权利要求1所述的方法，其中所述牺牲材料是多晶硅。
4.根据权利要求1所述的方法，其中与所述第三和第四腔相邻的所述第二腔的所述侧壁具有从纳米到微米范围内的均匀厚度。
5.根据权利要求1所述的方法，其中所述导电材料是金属。
6.根据权利要求5所述的方法，其中所述金属包括铝、铜和金中的至少一种。
7.根据权利要求1所述的方法，其中所述第一、第二和第三氧化物层包括氧化硅。
8.根据权利要求1所述的方法，其中所述第一和第二电介质层包括氮化硅和掺氮的碳化硅(NBL0K)中的至少一种。
9.一种用于在CMOS (互补金属氧化物半导体)集成电路的远后端制程(FBE0L)层级中制造MEMS (微机电系统)晶体管的方法，所述方法包括:在所述CMOS集成电路的所述FBE0L层级中的氧化物层内形成第一腔；用牺牲材料对所述第一腔加衬里以在其中形成所述牺牲材料的层；在与所述CMOS集成电路的所述FBE0L层级的平面平行的方向上与所述第一腔的所述侧壁中的一个相邻地形成第二腔和第三腔，所述第一腔的所述侧壁中的所述一个上的所述牺牲材料将所述第一腔与所述第二和第三腔分隔开；用导电材料填充所述第一、第二和第三腔以形成MEMS悬臂开关、栅极和漏极； 用所述牺牲材料覆盖所述第一腔的至少一部分，该部分包括所述第一腔内的所述MEMS悬臂开关； 用电介质材料层覆盖所述牺牲材料； 提供穿过所述电介质材料的通气孔；以及 使用溶剂通过所述通气孔去除包括所述第一腔的所述侧壁中的所述一个上的所述牺牲材料在内的所述牺牲材料，以释放所述MEMS悬臂开关并且在所述MEMS悬臂开关与所述栅极和所述漏极之间提供间隙。
10.根据权利要求9所述的方法，还包括用另外的层覆盖所述第三氧化物层以密封所述通气孔的步骤。
11.根据权利要求9所述的方法，其中所述牺牲材料是多晶硅。
12.根据权利要求9所述的方法，其中与所述第二和第三腔相邻的所述第一腔的所述侧壁具有从纳米到微米范围内的均匀厚度。
13.根据权利要求9所述的方法，其中所述导电材料是金属。
14.根据权利要求13所述的方法，其中所述金属包括铝、铜和金中的至少一种。
15.根据权利要求9所述的方法，其中所述氧化物层包括氧化硅。
16.根据权利要求9所述的方法，其中所述电介质材料包括氮化硅和掺氮的碳化硅(NBLOK)中的至少一种。
17.一种在CMOS (互补金属氧化物半导体)集成电路的远后端制程(FBEOL)层级中的MEMS (微机电系统)晶体管，所述MEMS晶体管包括: 所述集成电路内的腔； 所述腔内的MEMS悬臂开关，所述MEMS悬臂开关具有两端并且在所述两端中的至少一端处被锚定在所述腔内，所述MEMS悬臂开关被电耦合到所述MEMS晶体管的源极； 栅极，所述栅极位于所述腔的侧壁中并且在与所述CMOS集成电路的所述FBEOL层级的平面平行的方向上与所述MEMS悬臂开关分隔开一间隙；以及 漏极，所述漏极与所述栅极邻近地位于所述腔的所述侧壁中，所述漏极也在与所述CMOS集成电路的所述FBEOL层级的平面平行的方向上与所述MEMS悬臂开关分隔开所述间隙； 从而，响应于施加到所述栅极的电压，所述MEMS悬臂开关在与所述CMOS集成电路的所述FBEOL层级的平面平行的方向上移动跨过所述间隙而与所述漏极电接触，以允许电流在所述源极和所述漏极之间流动。
18.根据权利要求17所述的MEMS晶体管，其中所述MEMS悬臂开关在所述两端处都被锚定在所述腔内。
19.根据权利要求17所述的MEMS晶体管，其中所述MEMS悬臂开关具有在I到10000微米(μπι)范围内的长度。
20.根据权利要求17所述的MEMS晶体管，其中所述MEMS悬臂开关具有在10纳米(nm)到100微米(μπι)范围内的宽度。
21.根据权利要求17所述的MEMS晶体管，其中所述间隙具有在1.0纳米(nm)到1.0微米(μπι)范围内的宽度。
22.根据权利要求17所述的MEMS晶体管，其中所述MEMS悬臂开关、所述栅极和所述漏极包括导电材料。
23.根据权利要求22所述的MEMS晶体管，其中所述导电材料是金属。
24.根据权利要求23所述的MEMS晶体管，其中所述金属包括铝、铜和金中的至少一种。
25.—种CMOS (互补金属氧化物半导体)集成电路，所述CMOS集成电路包括至少一个MEMS (微机电系统)晶体管，所述MEMS晶体管包括:所述集成电路内的腔；所述腔内的MEMS悬臂开关，所述MEMS悬臂开关具有两端并且在所述两端中的至少一端处被锚定在所述腔内，所述MEMS悬臂开关被电耦合到所述MEMS晶体管的源极；栅极，所述栅极位于所述腔的侧壁中并且在与所述CMOS集成电路的平面平行的方向上与所述MEMS悬臂开关分隔开一间隙；以及漏极，所述漏极与所述栅极邻近地位于所述腔的所述侧壁中，所述漏极也在与所述CMOS集成电路的平面平行的方向上与所述MEMS悬臂开关分隔开所述间隙；从而，响应于施加到所述栅极的电压，所述MEMS悬臂开关在与所述CMOS集成电路的平面平行的方向上移动跨过所述间隙而与所述漏极电接触，以允许电流在所述源极和所述漏极之间流动。
26.根据权利要求25所述的CMOS集成电路，其中所述MEMS悬臂开关在所述两端处都被锚定在所述腔内。
27.根据权利要求25所述的CMOS集成电路，其中所述MEMS悬臂开关具有在1到10000微米(μπι)范围内的长度。
28.根据权利要求25所述的CMOS集成电路，其中所述MEMS悬臂开关具有在10纳米(nm)到100微米(μπι)范围内的宽度。
29.根据权利要求25所述的CMOS集成电路，其中所述间隙具有在1.0纳米(nm)到1.0微米(μπι)范围内的宽度。
30.根据权利要求25所述的CMOS集成电路，其中所述MEMS悬臂开关、所述栅极和所述漏极包括导电材料。
31.根据权利要求30所述的CMOS集成电路，其中所述导电材料是金属。
32.根据权利要求31所述的CMOS集成电路，其中所述金属包括铝、铜和金中的至少一种。
33.根据权利要求25所述的CMOS集成电路，其中所述MEMS晶体管在其远后端制程(FBE0L)层级中。
【文档编号】B81B7/00GK103723674SQ201310481578
【公开日】2014年4月16日 申请日期:2013年10月15日 优先权日:2012年10月16日
【发明者】张立伦, G·科恩, M·A·古罗恩, E·莱奥班顿, 刘菲, G·G·沙希迪 申请人:国际商业机器公司