本文所述的ATE)还可使用TDR技术来执行校准。然而，TDR技术单独可能不产生所需 去歪斜水平（例如，大约几皮秒）。因此，本文所述的校准装置连同以下对应过程可用于补 充TDR技术，并且产生所需去歪斜水平（例如，5皮秒或更少）。就这一点而言，5皮秒或更 少是所需去歪斜水平的例子；然而，在一些具体实施中，所需去歪斜水平可多于或少于5皮 秒。因此，本文所述的设备和过程不限于产生5皮秒或更少的去歪斜。
[0053] 为了校准数组通道，将图5的校准装置安装到DUT插槽中。就这一点而言，校准装 置包括配合到DUT插槽中的对应物理和电接口的物理和电接口。校准装置将一组预先选择 的总线引脚一起连接到校准装置内的共用点（电压节点84)。在图5的示例性校准装置中， 这些通道通过匹配电阻器分压器网络中的电路通道一起连接到校准装置内的共用点。可驱 动任何电阻，并且分压器网络是双向的并可用于对准驱动通道和接收通道。
[0054] 在示例性操作中，N+1个通道中的一个通道将（开路）振幅V的电压信号驱动到 这组通道中。在电阻器分压器网络之后，达到剩余N个通道比较器中的每一个的50欧姆接 线端的信号将为V/2N。在1:10网络的例子中，如果一个通道（例如，通往含有R2的电路通 道）驱动1. 5v(开路）摆幅，则用于剩余10个接收通道中的每一个的比较器将查看到75mv 摆幅。该摆幅可用于对10个比较通道进行去歪斜。在操作中，一次将一个通道驱动到校准 装置中，并且使用剩余比较通道执行二分搜索。由于在测试器接口处对准测试器驱动和比 较时序，因而以下方程将测得的比较器时序与通道DIB长度联系起来：
[0055] ^cmp i j^^DIB cal j ^dib len jtdrv-prog+tpd cal-i+tdib-len-i
[0056] 其中是在通道i正驱动到网络中时的通道j的比较器搜索时间结果；tDIB_ cal」和tDIB_eal_A^是通道j和i的TDRDIB校准迹线长度；tdlb_len_#tdlbleni是真实DIB 迹线长度；td"_prag是驱动程序时间；并且tpd是通过网络的传播延迟。在迭代通过所有驱动 通道之后，生成将驱动时间与比较时间联系起来的方程组。可求解这些方程以获得真实DIB 迹线长度。该信息可用于校准ATE的通道。
[0057] 在另一个示例性操作中，N+1个通道中的N个通道将（开路）振幅V的电压信号 同时驱动到分压器网络中。剩余（第N+1个）通道被配置为比较通道以观测来自分压器网 络输出的复合波形。在该例子中，在分压器网络之后，达到比较通道的50欧姆接线端的信 号将为V/2,并且该信号与N无关。如果N个通道驱动1. 5v(开路）摆幅，则用于接收通道 的比较器将查看到750mv摆幅。
[0058] 校准过程如下。连接到校准装置的分压器网络的一个通道被选择为比较通道（例 如，连接到含有R1的电路通道的通道），并且分压器网络中的剩余通道被编程为将相同摆 幅同时驱动到分压器网络中。比较通道通过50欧姆端接到DC电压并且观测来自分压器网 络的复合驱动波形。记录在共用驱动波形的50%处的比较时间。通过选择不同比较通道来 重复前述操作，直到已经迭代所有通道为止。可通过使用通过分压器网络的已知传播延迟 来校准去驱动-比较通道歪斜。校准目标是对准驱动通道和比较通道，使得所有比较通道 将在驱动程序时间加上校准装置的传播延迟处找到驱动波形。在示例性具体实施中，可通 过将延迟编程到可变延迟元件中来执行校准。
[0059] 以下方程用于使用测得的比较器时序tMp]找出通道DIB长度：
[0060]
[0061] 其中1"^是在其他N个通道正驱动到1:N网络中时的通道j的比较器搜索时间 结果；tDIBealjPtDIBeall分别是通道j和i的DIB校准迹线长度；tdlbJen_#PtdlbJeni是其真 实DIB长度；td"_prag是驱动程序时间；并且tpd是通过网络的传播延迟。此处一个假设是驱 动通道被适度地对准，使得其转变重叠，并且复合波形的驱动时间是所有驱动通道的平均 时间。在重新整理各项之后，获得每个比较通道j的DIB迹线长度的线性方程，如下：
[0063] 对于1:10分压器网络，可从上述方程构造以下线性方程以确定真实DIB长度：
[0064]
[0065] 在用于求解前述线性方程的第一个迭代期间，使用来自TDR校准的DIB校准值。在 确定新DIB长度之后，将其施加回测试器以校正驱动和比较时序，并且将那些长度用作下 一个迭代的新DIB校准值。就这一点而言，DIB迹线长度（例如，图4的元件73)是表征整 体校准去歪斜值的术语，并且在执行校准时与其他校准术语一起加入。在DIB之前的任何 项（例如，图4的通道卡66上的迹线或板70上的电缆）通常已经在其他（例如，工厂和工 作）独立校准中予以考虑。在其他具体实施中，可能不是这种情况，并且校准装置可用于校 正由通往/来自DUT的所有电线或其任何适当子集造成的去歪斜。
[0066] 尽管本说明书描述了与"测试"和"测试系统"有关的示例性具体实施，但本文所 述的装置和方法可用于校准任何适当系统，并且不限于校准测试系统或校准本文所述的示 例性测试系统。
[0067] 如本文所述执行的测试和校准可使用硬件或硬件和软件的组合来实施。例如，类 似本文所述测试系统的测试系统可包括位于各种点处的各种控制器和/或处理装置。中央 计算机可协调在各种控制器或处理装置当中的操作。中央计算机、控制器和处理装置可执 行各种软件例程来实现对测试和校准的控制和协调。
[0068] 测试和校准可至少部分地使用一个或多个计算机程序产品来控制，所述计算机程 序产品例如为一个或多个信息载体（诸如一个或多个非暂态机器可读介质）中有形地体现 的一个或多个计算机程序，用于由一个或多个数据处理设备执行或控制一个或多个数据处 理设备的操作，所述数据处理设备例如为可编程处理器、计算机、多台计算机和/或可编程 逻辑部件。
[0069] 计算机程序可采用任何形式的编程语言编写，包括编译或解释语言，并且其可被 以任何形式配置，包括作为独立程序或作为模块、部件、子程序或适用于计算环境中的其他 单元。计算机程序可被配置在一台计算机上或者在一个站点处或分布在多个站点并且通过 网络互连的多台计算机上执行。
[0070] 与实施全部或部分测试和校准相关联的动作可由一个或多个可编程处理器执行， 所述处理器执行一个或多个计算机程序来完成本文所述的功能。全部或部分测试和校准可 使用专用逻辑电路（例如，FPGA(现场可编程门阵列）和/或ASIC(专用集成电路））来实 施。
[0071] 适用于计算机程序执行的处理器包括（举例来说）通用和专用微处理器两者，以 及任何种类数字计算机的任何一个或多个处理器。通常，处理器将从只读存储区或随机存 取存储区或这二者接收指令和数据。计算机（包括服务器）的元件包括用于执行指令的一 个或多个处理器以及用于存储指令和数据的一个或多个存储区装置。通常，计算机还将包 括（或者操作性地耦接以从其接收数据或向其传输数据或进行这两者）一个或多个机器可 读存储介质，诸如用于存储数据的大容量PCB，例如，磁盘、磁光盘或光盘。适于实施计算机 程序指令和数据的机器可读存储介质包括：所有形式的非易失性存储区，包括（以举例的 方式）半导体存储区装置，例如EPR0M、EEPR0M和快闪存储区装置；磁盘，例如内部硬盘或可 拆卸磁盘；磁光盘；以及CD-ROM和DVD-ROM盘。
[0072] 如本文所用的任何"电连接"可暗指直接的物理连接，或包括中间部件但仍允许电 信号在所连接的部件之间流动的连接。除非另有说明，否则无论是否用"电"来修饰术语"连 接"，本文中所提到的任何涉及电路的"连接"均为电连接，而不一定是直接的物理连接。
[0073] 本文所述的不同具体实施的元件可组合在一起以形成未在上面具体阐明的其他 实施例。多个元件可被排除在本文所述的结构之外而不对其操作产生不利影响。此外，各 单独元件可组合为一个或多个独立元件来执行本文所述