半导体集成电路装置及电子装置的制作方法

专利名称：半导体集成电路装置及电子装置的制作方法
技术领域：
本发明涉及一种控制MIS(Metal Insulated Semiconductor，金属绝缘半导体)晶体管阈值电压的半导体集成电路装置，特别涉及能进行以低电源电压动作的精细MIS晶体管的衬底电压控制的半导体集成电路装置及电子装置。
背景技术：
近年来，降低电源电压的方法被公认为是用于使半导体集成电路低功耗化的重要方法。然而，通过降低电源电压，MIS晶体管或MOS(Metal OxideSemiconductor，金属氧化物半导体)晶体管的阈值电压变动对半导体集成电路的动作速度造成的影响增大。
关于该问题，在现有技术中，已经开发了用于使阈值电压偏差小的电路技术。例如，使用被装入在半导体集成电路的漏电流检测电路和衬底电压电路进行以下动作。换言之，当阈值电压低于目标值时，漏电流比目标值增加，因此所检测的漏电流变得比设定值大。其结果，衬底电压电路动作，更降低衬底电压，使阈值电压校正到更高。相反地，当阈值电压高于目标值时，漏电流减少到低于目标值，因此所检测的漏电流变为小于设定值。其结果，衬底电压电路更提高衬底电压，使阈值电压校正到更低。例如，参照文献1“Kobayashi，T.and Sakurai，T.，“Self-Adjusting Threshold-Voltage Scheme(SATS) for Low-Voltage High-Speed Operation.”Proc.I EEE 1994 CICC，Pp271-274，May 1994”。
另外，如图23所示，作为漏电流检测电路的电路结构，将同时把栅极连接到第一电流源Mgp的两个NchMOS晶体管M1n和M2n串联连接，将M1n的漏极电位Vbn施加到漏电流检测NchMOS晶体管MLn的栅极。然后，使上述两个NchMOS晶体管M1n和M2n在亚阈值区动作，生成漏电流检测用NchMOS晶体管MLn的输入电位Vbn，因此，漏电流检测倍率不取决于电源电压或温度(参照文献2特开平9-130232公报)。
然而，这样的现有的半导体集成电路装置具有下述三个问题。
第一个问题是，用漏电流检测NchMOS晶体管MLn检测出的漏电流约为数pA至数十pA而非常地微小，因此，MOS晶体管的工艺处理上的缺陷所造成的微弱的漏电流的影响、MOS晶体管尺寸的增大等，变得在实现流通稳定的微弱电流的恒流源上有非常大的困难，以及由于漏电流检测NchMOS晶体管MLn的漏极电位的变化慢而造成的衬底电压控制动作的响应延迟，有时会产生衬底电压的变动。
第二个问题是，在文献1和文献2中，由于总是使漏电流检测电路动作，因此在这个漏电流检测电路中总是消耗功率。
另外，近年来的趋势是使电源电压根据动作速度改变，因此，第三个问题是该如何设定适合于变化的系统时钟频率或电源电压的阈值电压等，而这已成为一个重要的课题。

发明内容
本发明的目的在于提供一种具有任意设定的漏电流检测倍率不取决于电源电压、温度或制造偏差，且易于检测漏电流，对衬底电压控制的响应快速的漏电流检测电路的半导体集成电路装置以及电子装置。
根据本发明的一个方面，提供一种半导体集成电路装置，包括参考电位生成电路；电流镜电路，将以所述参考电位生成电路的输出电位作为栅极电位的MIS晶体管的漏极电流放大或削弱为任意倍率的电流值；以及漏电流检测电路，由以所述电流镜电路的输出电位作为栅极电位的MIS晶体管构成。
根据本发明的一个方面，提供一种半导体集成电路装置，包括参考电位生成电路；电压放大电路，将所述参考电位生成电路的输出电位放大或削弱为任意倍率的电位；以及漏电流检测电路，由以所述电压放大电路放大的电位作为栅极电位的MIS晶体管构成。
根据本发明的一个方面，提供一种半导体集成电路装置，包括；第一的第一导电型MIS晶体管，源极被连接到第一电源；第二的第一导电型MIS晶体管，源极被连接到所述第一的第一导电型MIS晶体管的漏极，漏极被连接到第一电流源，且栅极被连接到所述第一的第一导电型MIS晶体管的栅极及所述第一电流源；以及电流镜电路，将源极被连接到所述第一电源，且以所述第一的第一导电型MIS晶体管的漏极电位作为栅极电位的第三的第一导电型MIS晶体管的漏极电流，放大或削弱至任意倍率的电流值，其中，以所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一及第二的第一导电型MIS晶体管的阈值电压的方式，使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作。
根据本发明的一个方面，提供一种半导体集成电路装置，包括第一的第一导电型MIS晶体管，源极被连接到第一电源；第二的第一导电型MIS晶体管，源极被连接到所述第一的第一导电型MIS晶体管的漏极，漏极被连接到第一电流源，且栅极被连接到所述第一的第一导电型MIS晶体管的栅极及所述第一电流源；以及电压放大电路，将所述第一的第一导电型MIS晶体管的漏极电位放大或削弱为任意倍率的电位，其中，以所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一及第二的第一导电型MIS晶体管的阈值电压的方式，使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作。
根据本发明的一个方面，提供一种半导体集成电路装置，包括第一的第一导电型MIS晶体管，源极被连接到第一电源；第二的第一导电型MIS晶体管，源极被连接到所述第一的第一导电型MIS晶体管的漏极，且漏极被连接到第一电流源；第四的第一导电型MIS晶体管，源极被连接到所述第一电源，使栅极与漏极共用，连接到所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管各自的栅极及第二电流源；以及电流镜电路，将源极被连接到所述第一电源，且以所述第一的第一导电型MIS晶体管的漏极电位作为栅极电位的第三的第一导电型MIS晶体管的漏极电流放大或削弱为任意倍率的电流值，其中，以所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管和所述第四的第一导电型MIS晶体管的栅极电位和所述第一电源的电位的差的绝对值等于或小于所述第一、第二及第四的第一导电型MIS晶体管的阈值电压的方式，使所述第一、第二及第四的第一导电型MIS晶体管在亚阈值区动作。
根据本发明的一个方面，一种半导体集成电路装置，包括第一的第一导电型MIS晶体管，源极被连接到第一电源；第二的第一导电型MIS晶体管，源极被连接到所述第一的第一导电型MIS晶体管的漏极，且漏极被连接到第一电流源；第四的第一导电型MIS晶体管，源极被连接到所述第一电源，使栅极与漏极共用，连接到所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管各自的栅极及第二电流源；以及电压放大电路，将所述第一的第一导电型MIS晶体管的漏极电位放大或削弱为任意倍率的电位，其中，以所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管和所述第四的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一、第二及第四的第一导电型MIS晶体管的阈值电压的方式，使所述第一、第二及第四的第一导电型MIS晶体管在亚阈值区动作。
根据本发明的一个方面，一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，并控制该内部电路的MIS晶体管的阈值电压；参考电位生成电路；电流镜电路，将以所述参考电位生成电路的输出电位作为栅极电流的MIS晶体管的漏极电位放大或削弱为任意倍率的电流值；以及漏电流检测电路，由所述衬底电压被所述衬底电压控制块提供，且以所述电流镜电路的输出电位作为栅极电位的MIS晶体管构成，其中，通过将所述漏电流检测电路的输出信号输入所述衬底电压控制块来控制阈值电压。
根据本发明的一个方面，一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，从而控制该内部电路的MIS晶体管的阈值电压；参考电位生成电路；电压放大电路，将所述参考电位生成电路的输出电位放大或削弱为任意倍率的电位；以及漏电流检测电路，由所述衬底电压被所述衬底电压控制块提供，且以所述电压放大电路放大或削弱的电位作为栅极电位的MIS晶体管构成，其中，通过将所述漏电流检测电路的输出信号输入所述衬底电压控制块来控制阈值电压。
根据本发明的一个方面，一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，从而控制该内部电路的第一导电型MIS晶体管的阈值电压；参考电位生成电路，由源极被连接到第一电源的第一的第一导电型MIS晶体管、以及源极被连接到所述第一的第一导电型MIS晶体管的漏极，漏极被连接到第一电流源，且栅极被连接到所述第一的第一导电型MIS晶体管的栅极及所述第一电流源的第二的第一导电型MIS晶体管构成，从所述第一的第一导电型MIS晶体管的漏极生成稳定的参考电位；电流镜电路，将源极被连接到所述第一电源并以所述参考电位作为栅极电位的第三的第一导电型MIS晶体管的漏极电流放大或削弱为任意倍率的电流值；第五的第一导电型MIS晶体管，连接栅极与漏极，并流以所述电流镜电路放大的电流值；以及漏电流检测用第一导电型MIS晶体管，源极被连接到所述第一电源，漏极被连接到第三电流源，对栅极施加所述第五的第一导电型MIS晶体管的漏极电位，以所述衬底电压控制块控制衬底电压，其中，以所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一及第二的第一导电型MIS晶体管的阈值电压的方式，使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作，通过将基于所述漏电流检测用第一导电型MIS晶体管的漏极电位变动的信号输入所述衬底电压控制块，来控制阈值电压。
根据本发明的一个方面，一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，从而控制该内部电路的第一导电型MIS晶体管的阈值电压；参考电位生成电路，由源极被连接到第一电源的第一的第一导电型MIS晶体管、以及源极被连接到所述第一的第一导电型MIS晶体管的漏极，漏极被连接到第一电流源，且栅极被连接到所述第一的第一导电型MIS晶体管的栅极及所述第一电流源的第二的第一导电型MIS晶体管构成，从所述第一的第一导电型MIS晶体管的漏极生成稳定的参考电位；电压放大电路，将所述参考电位放大或削弱为任意倍率的电位；以及漏电流检测用第一导电型MIS晶体管，源极被连接到所述第一电源，漏极被连接到第三电流源，对栅极施加由所述电压放大电路放大的电位，以所述衬底电压控制块控制衬底电压，其中，以所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一及第二的第一导电型MIS晶体管的阈值电压的方式，使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作，通过将基于所述漏电流检测用第一导电型MIS晶体管的漏极电位变动的信号输入所述衬底电压控制块，来控制阈值电压。
根据本发明的一个方面，一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，并控制该内部电路的第一导电型MIS晶体管的阈值电压；参考电位生成电路，由源极被连接到第一电源的第一的第一导电型MIS晶体管、源极被连接到所述第一的第一导电型MIS晶体管的漏极且漏极被连接到第一电流源的第二的第一导电型MIS晶体管、以及源极被连接到所述第一电源，使栅极与漏极共用，连接到所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管各自的栅极及第二电流源的第四的第一导电型MIS晶体管构成，从所述第一的第一导电型MIS晶体管的漏极生成稳定的参考电位；电流镜电路，将源极被连接到所述第一电流源并以所述参考电位作为栅极电位的第三的第一导电型MIS晶体管的漏极电流放大或削弱为任意倍率的电流值；第五的第一导电型MIS晶体管，连接栅极和漏极，流以由所述电流镜电路放大的电流值；以及漏电流检测用第一导电型MIS晶体管，源极被连接到所述第一电源，漏极被连接到第三电流源，对栅极施加所述第五的第一导电型MIS晶体管的漏极电位，以所述衬底电压控制块控制衬底电压，其中，以所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管和所述第四的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一、第二及第四的第一导电型MIS晶体管的阈值电压的方式，使所述第一、第二及第四的第一导电型MIS晶体管在亚阈值区动作，过将基于所述漏电流检测用第一导电型MIS晶体管的漏极电位变动的信号输入所述衬底电压控制块，来控制阈值电压。
根据本发明的一个方面，一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，并控制该内部电路的第一导电型MIS晶体管的阈值电压；参考电位生成电路，由源极被连接到第一电源的第一的第一导电型MIS晶体管、源极被连接到所述第一的第一导电型MIS晶体管的漏极且漏极被连接到第一电流源的第二的第一导电型MIS晶体管、以及源极被连接到所述第一电源，使栅极与漏极共用，连接到所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管各自的栅极及第二电流源的第四的第一导电型MIS晶体管构成，从所述第一的第一导电型MIS晶体管的漏极生成稳定的参考电位；电压放大电路，将所述参考电位放大或削弱为任意倍率的电位；以及漏电流检测用第一导电型MIS晶体管，源极被连接到所述第一电源，漏极被连接到第三电流源，对栅极施加以所述电压放大电路放大的电位，以所述衬底电压控制块控制衬底电压，其中，以所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管和所述第四的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一、第二及第四的第一导电型MIS晶体管的阈值电压的方式，使所述第一、第二及第四的第一导电型MIS晶体管在亚阈值区动作，通过将基于所述漏电流检测用第一导电型MIS晶体管的漏极电位变动的信号输入所述衬底电压控制块，来控制阈值电压。
根据本发明的一个方面，一种电子装置，包括电源装置；以及具有阈值电压控制功能的半导体集成电路装置，其中，所述半导体集成电路由权利要求7所述的半导体集成电路装置构成。


接下来，通过考察以下结合附图所进行的描述，本发明的上述与其它目的和特性将会变得更加明显，以下所进行的描述中，以举例的方式说明了一些实例，其中图1是表示本发明实施方式1的半导体集成电路装置的结构的图。
图2是表示上述实施方式1的半导体集成电路装置的控制器的电路结构的图。
图3是表示本发明实施方式2的半导体集成电路装置的结构的图。
图4是表示本发明实施方式3的半导体集成电路装置的结构的图。
图5是表示本发明实施方式4的半导体集成电路装置的结构的图。
图6是表示本发明实施方式5的半导体集成电路装置的结构的图。
图7是表示本发明实施方式6的半导体集成电路装置的结构的图。
图8是表示本发明实施方式7的半导体集成电路装置的结构的图。
图9是表示本发明实施方式8的半导体集成电路装置的结构的图。
图10是表示本发明实施方式9的半导体集成电路装置的结构的图。
图11是表示本发明实施方式10的半导体集成电路装置的结构的图。
图12是表示本发明实施方式11的半导体集成电路装置的结构的图。
图13是表示上述实施方式11的半导体集成电路装置的控制器的电路结构的图。
图14是表示本发明实施方式12的半导体集成电路装置的结构的图。
图15是表示本发明实施方式13的半导体集成电路装置的结构的图。
图16是表示本发明实施方式14的半导体集成电路装置的结构的图。
图17是表示本发明实施方式15的半导体集成电路装置的结构的图。
图18是表示本发明实施方式16的半导体集成电路装置的结构的图。
图19是表示本发明实施方式17的半导体集成电路装置的结构的图。
图20是表示本发明实施方式18的半导体集成电路装置的结构的图。
图21是表示本发明实施方式19的半导体集成电路装置的结构的图。
图22是表示本发明实施方式20的电子装置的结构的方框图。
图23是表示对现有的NchMOS晶体管的阈值电压进行控制的半导体集成电路装置的结构的图。
图24是表示现有的半导体集成电路装置的Vg、Vb和Ib的关系的图。
具体实施例方式
下面，对于使用作为MIS晶体管代表例的MOS晶体管的本发明实施方式，参照附图详细说明。
(原理说明)首先说明本发明的基本原理。
本发明的控制晶体管的阈值电压的半导体集成电路装置是由漏电流检测块、衬底电压控制块和内部电路构成，所述漏电流检测块采用下面的电路结构。首先，为解决第一个问题，形成将源极连接到低电位端电源电压VSS，将漏极连接到恒流源，以衬底电压控制块生成的电压控制衬底电压的漏电流检测用NchMOS晶体管Tn1。然后，采用下面的结构将NchMOS晶体管Tn6与NchMOS晶体管Tn7串联连接，将NchMOS晶体管Tn6的源极连接到低电位端电源电压VSS，并将NchMOS晶体管Tn7的漏极连接到其他的恒流源，使所述串联连接的两个NchMOS晶体管Tn6和Tn7各自的栅极共用并连接到NchMOS晶体管Tn7的漏极，从所述两个NchMOS晶体管的中间取出稳定的电位Vg2，将以该电位Vg2为栅极电位的NchMOS晶体管Tn5的漏极电流使用电流镜电路放大到任意倍率的电流值，该电流值流至其栅极和漏极连接的NchMOS晶体管Tn2，将该晶体管的漏极电位Vg1施加到所述漏电流检测用NchMOS晶体管Tn1的栅极。
作为其他的电路结构，通过使用运算放大器的电压放大电路以代替电流镜电路，也能够获得从电位Vg2放大到任意倍率的Vg1。
另外，作为其他的参考电压生成电路结构，采用将栅极和漏极连接到其他的恒流源，且源极连接到低电位端电源电压VSS的NchMOS晶体管Tn8的漏极电压施加到生成参考电位的NchMOS晶体管Tn6和Tn7的栅极电位Vg3的结构。
另外，作为其他的漏电流检测电路结构，取代以上述方式电路连接的漏电流检测用NchMOS晶体管Tn1，也可使用由将漏极连接到高电位端电源电压VDD，将源极连接到恒源流，以衬底电压控制块控制衬底电压的漏电流检测用NchMOS晶体管Tn21构成的源输出电路，通过以比较器对所述漏电流检测用NchMOS晶体管Tn21的源极电位和作为参考电位的低电位端电源电压VSS进行电位比较，同样能够检测出漏电流。
另外，在所述源极电位及作为参考电位的低电位端电源电压VSS和比较器的输入IN1、IN2之间插入开关，抵消了比较器的DC偏移的电路结构中，同样能够检测出高精度的漏电流。
再有，作为其他的漏电流检测电路结构，通过以比较器对漏电流检测用NchMOS晶体管Tn31的漏极电位和所述电流镜电路或使用运算放大器的电压放大器的输出进行电位比较，同样地能够检测出漏电流，该漏电流检测用NchMOS晶体管Tn31的源极连接到低电位端电源电压VSS，栅极和漏极连接并且连接到恒流源，由衬底电压控制块控制衬底电压。
另外，在所述漏极电位及所述电流镜电路或应用运算放大器的电压放大器的输出和比较器的输入IN1、IN2之间插入开关，抵消了比较器的DC偏移的电路结构中，同样能够检测出高精度的漏电流。
通过上述的电路结构，由于能够以任意的倍率增加漏电流检测用NchMOS晶体管Tn1的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易，并且由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。
并且，为解决第二个问题，通过在构成漏电流检测电路的恒流源的电路中使用控制信号，并接通/断开恒流源，由此能够将漏电流检测电路不动作时的消耗功率抑制得低。
另外，为解决第三个问题，通过使电流镜电路的电流放大率及使用运算放大器的电压放大电路的电压放大率基于系统时钟频率或电源电压值为可变，能够根据变化的系统时钟频率或电源电压来任意改变阈值电压。
再有，在CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路中，通过分别在NchMOS晶体管和PchMOS晶体管配备阈值电压控制电路装置，由此能够实现集成电路整体的高速化和低功耗化。
(实施方式1)图1是表示对基于上述基本想法的本发明实施方式1的晶体管的阈值电压进行控制的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测块、衬底电压控制块以及内部电路的半导体集成电路装置的例子。
在图1中，半导体集成电路装置100包括NchMOS晶体管的漏电流检测块110、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置100为了对等效地表示出内部电路130的NchMOS晶体管Tn(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用NchMOS晶体管Tn1的基本结构。
漏电流检测块110的结构是包括参考电压生成电路111、电流镜电路112以及漏电流检测电路113。漏电流检测块110使用电流镜电路112，将漏电流检测电路113的漏电流检测用NchMOS晶体管Tn1的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，构成为在漏电流检测电路113不动作时，不会有贯通电流流过漏电流检测电路113。
参考电压生成电路111包括栅极接受来自衬底电压控制块120的控制信号N的NchMOS晶体管Tn9、连接到NchMOS晶体管Tn9的漏极的PchMOS晶体管Tp9、栅极连接NchMOS晶体管Tn9的漏极的PchMOS晶体管Tp6、以及与PchMOS晶体管Tp6串联连接的NchMOS晶体管Tn7及NchMOS晶体管Tn6。
进一步从功能面来看时，参考电压生成电路111包括构成生成电位的电压生成部111a的NchMOS晶体管Tn6及NchMOS晶体管Tn7、以及构成恒流源111b的NchMOS晶体管Tn9、PchMOS晶体管Tp9、PchMOS晶体管Tp6以及漏电流检测电路113的PchMOS晶体管Tp1；该电压生成部111a生成的电位是用于生成漏电流检测电路113的漏电流检测用NchMOS晶体管Tn1的栅极电位Vg1，而该恒流源111b向该NchMOS晶体管Tn6及NchMOS晶体管Tn7提供恒流。
参考电压生成电路111的电压生成部111aNchMOS晶体管Tn6和NchMOS晶体管Tn7串联连接，将NchMOS晶体管Tn6的源极连接到低电位端电源电压VSS，将NchMOS晶体管Tn7的漏极连接到其他的恒流源111b，并且将该衬底连接到NchMOS晶体管Tn7本身的源极，使NchMOS晶体管Tn6及NchMOS晶体管Tn7各自的栅极共用并连接到NchMOS晶体管Tn7的漏极。将NchMOS晶体管Tn6的漏极电位Vg2施加到NchMOS晶体管Tn5的栅极。NchMOS晶体管Tn6的漏极与NchMOS晶体管Tn7的源极的电位Vg2成为参考电压生成电路111的生成电位。关于NchMOS晶体管Tn6和NchMOS晶体管Tn7的栅极电位Vg3与上述电位Vg2的关系将后述。
在本实施方式中，恒流源111b的电路例子包括源极连接到低电位端电源电压VSS并在栅极接受控制信号N的NchMOS晶体管Tn9、源极连接到高电位端电源电压VDD并且栅极和漏极连接到NchMOS晶体管Tn9的漏极的PchMOS晶体管Tp9、以及与PchMOS晶体管Tp9构成电流镜电路的PchMOS晶体管Tp6及PchMOS晶体管Tp1。
通过以控制信号N对构成上述漏电流检测电路113的恒流源111b的电路内的NchMOS晶体管Tn9进行控制，能够将漏电流检测电路113不动作时的消耗功率抑制得低。
电流镜电路112包括在栅极接受参考电压生成电路111的生成电位Vg2的NchMOS晶体管Tn5、连接到NchMOS晶体管Tn5的漏极的PchMOS晶体管Tp5与PchMOS晶体管Tp4、连接到PchMOS晶体管Tp4的漏极的NchMOS晶体管Tn4与NchMOS晶体管Tn3、连接到NchMOS晶体管Tn3的漏极的PchMOS晶体管Tp3与PchMOS晶体管Tp2、以及连接到PchMOS晶体管Tp2的漏极的NchMOS晶体管Tn2。
进一步从功能面来看时，电流镜电路112包括多个级的电流镜电路，该电流镜电路由于栅极共用且源极为相同电位而使得成对的晶体管以相同动作条件进行动作。具体地说，该多级电流镜电路包括由连接到NchMOS晶体管Tn5的漏极的PchMOS晶体管Tp5与PchMOS晶体管Tp4构成的第一电流镜电路112a、由连接到PchMOS晶体管Tp4的漏极的NchMOS晶体管Tn4与NchMOS晶体管Tn3构成的第二电流镜电路112b、由连接到NchMOS晶体管Tn3的漏极的PchMOS晶体管Tp3与PchMOS晶体管Tp2构成的第三电流镜电路112c、由连接到PchMOS晶体管Tp2的漏极的NchMOS晶体管Tn2与漏电流检测用NchMOS晶体管Tn1构成的第四电流镜电路112d。
在上述的多级电流镜电路112a～112d之中，第一电流镜电路112a、第二电流镜电路112b以及第三电流镜电路112c是将以参考电压生成电路111的生成电位Vg2作为栅极电位的NchMOS晶体管Tn5的漏极电流I5放大至任意倍率的电流值，并使其流至NchMOS晶体管Tn2的电流放大电路；第四电流镜电路112d是将在漏极电路I2流至使栅极和漏极共用的NchMOS晶体管Tn2时的漏极电位Vg1取出，并施加到漏电流检测用NchMOS晶体管Tn1的栅极的电路。
电流镜电路112原本就在以下方面具有优异的特征(1)不需要其他电源；(2)能够如后述地通过改变物理的晶体管尺寸，具体地说就是通过改变沟道宽度W等而将漏极电流放大到任意的倍率；(3)能够为多级结构(这里为3级)；(4)不容易受到电源电压、温度变动或制造偏差的影响。另外，在适用于漏电流检测块110的时候，(5)能够以晶体管尺寸逻辑控制流通NchMOS晶体管Tn5的漏极电流I5的电流值与内部电路130的NchMOS晶体管Tn(LSI)的电流值的比，在检测漏电流时几乎不受电源电压、温度变动或制造偏差的影响(详细情形将后述)。换言之，通过使用电流镜电路，由于放大为任意设定的漏电检测电流值能够使检测、判定变得容易，并且能够提高对衬底电压控制的响应的速度，在能够获得抑制衬底电压的变动的效果的同时，理论上能够以晶体管尺寸来控制流过NchMOS晶体管Tn1的漏极电流值与内部电路130的NchMOS晶体管Tn(LSI)的电流值的比，在漏电流检测时几乎不受电源电压、温度变动或工艺处理的影响。
另外，在本实施方式中，通过使用来放大漏电检测电流值的电流镜电路为三级结构(电流镜电路112a～112c)，能够使用应用一般的晶体管尺寸的电流镜电路，而容易执行。
漏电流检测电路113的结构包括在栅极接收电位Vg1的漏电流检测用NchMOS晶体管Tn1、与漏电流检测用NchMOS晶体管Tn1串联连接的PchMOS晶体管Tp1、“或”(OR)门电路G1以及反相器电路G2。
漏电流检测用NchMOS晶体管Tn1的漏极被连接到OR门电路G1，源极被连接到低电位端电源电压VSS，栅极被连接到电流镜电路112的NchMOS晶体管Tn2的栅极，与NchMOS晶体管Tn2构成第四电流镜电路112d。
另外，PchMOS晶体管Tp1的源极被连接到高电位端电源电压VDD，漏极被连接到漏电流检测用NchMOS晶体管Tn1，与参考电压生成电路111的PchMOS晶体管Tp9构成电流镜电路。
衬底电压控制块120的结构包括根据来自外部的动作模式信号来控制衬底电压的控制器121、以及对来自控制器121的数字值进行DA转换而生成衬底电压的DA转换器122。
图2是表示控制器121的电路结构的图。在图1及图2中，控制器121的结构包括可逆计数器123、寄存器124(寄存器1)、衬底电压设定上限值寄存器125、衬底电压设定下限值寄存器126、比较电路127、寄存器128(寄存器2)、以及控制电路129。
控制器121通过基于门电路G1的输出使可逆计数器的计数值变化，来进行改变衬底电压的控制，该衬底电压被施加到漏电流检测用NchMOS晶体管Tn1的衬底以及内部电路130的NchMOS晶体管的衬底。DA转换器122对来自控制器121的数字值进行DA转换而生成衬底电压。
将寄存器2的值从控制器121的输入到DA转换器122，与寄存器2对应的衬底电压从DA转换器122被施加到漏电流检测用NchMOS晶体管Tn1的衬底以及内部电路130的NchMOS晶体管的衬底。或者，DA转换器122也可以通过例如使用运算放大器的缓冲器(将DA转换器的输出连接到运算放大器的+输入端，连接运算放大器的-输入端和输出端的阻抗电路)，来生成衬底电压。
内部电路130只要是由半导体集成电路装置100控制内部的NchMOS晶体管的阈值电压的电路，可以是任何电路，但这里采用的例子是将PchMOS晶体管与NchMOS晶体管串联连接并使栅极共用的CMOS电路。
上述漏电流检测用NchMOS晶体管Tn1可以被配置在与内部电路130的NchMOS晶体管相同的衬底上，或是被配置在其他的衬底上并被电连接。
下面，对如上述构成的半导体集成电路装置100的衬底电压控制动作进行说明。首先说明各个块的动作，接着说明基于衬底电压控制的阈值电压控制动作、漏电流ILLCM的检测原理。
(1)参考电压生成电路111的动作首先，在参考电压生成电路111中，通过使串联连接的NchMOS晶体管Tn6与Tn7在亚阈值区动作，在Tn6和Tn7的中间生成稳定的电位Vg2，施加到电流镜电路112的NchMOS晶体管Tn5的栅极。
(2)电流镜电路112的动作在电流镜电路112的第一电流镜电路112a中，将NchMOS晶体管Tn5的漏极电流I5放大到任意的倍率(例如10倍)。PchMOS晶体管Tp4的漏极连接到构成第二电流镜电路112b的NchMOS晶体管Tn4，在第二电流镜电路112b中，将在前级的第一电流镜电路112a放大为10倍的漏极电流I4更进一步地放大到任意的倍率(例如10倍)。NchMOS晶体管Tn3的漏极连接到构成第三电流镜电路112c的PchMOS晶体管Tp3，在第三电流镜电路112c中，将在前级的第二电流镜电路112b放大为100倍的漏极电流I3更进一步地放大到任意的倍率(例如10倍)。其结果，NchMOS晶体管Tn2的漏极电流I2的电流值成为将所述NchMOS晶体管Tn5的漏极电流I5的电流值放大到任意的倍率(在此为1000倍)的电流值。
电流镜电路112的NchMOS晶体管Tn2与漏电流检测电路113的漏电流检测用NchMOS晶体管Tn1构成第四电流镜电路112d，将漏极电流I2通到使栅极和漏极共用的NchMOS晶体管Tn2时的NchMOS晶体管Tn2的漏极电位Vg1被施加到漏电流检测用NchMOS晶体管Tn1的栅极。
由于NchMOS晶体管Tn2的漏极电流I2成为将NchMOS晶体管Tn5的漏极电流I5的检测电流值以电流镜电路112a～112c放大到1000倍的电流值，与漏电流检测用NchMOS晶体管Tn1的阈值电压相近的电位Vg1被施加到与NchMOS晶体管Tn2构成电流镜电路112d的漏电流检测用NchMOS晶体管Tn1。因此，由于漏电流检测用NchMOS晶体管Tn1能够以适当的动作电平进行检测动作，使得漏电流的检测以及与目标值的比较、判定变得非常容易，并且由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。
(3)漏电流检测电路113的动作漏电流检测用NchMOS晶体管Tn1的漏极电位被输入到门电路G1，从门电路G1输出数字信号。另外，来自衬底电压控制块120的控制器121的控制信号N被输入到门电路G1，如果没有其他控制信号N(控制信号N如果是L电平)，门电路G1成为缓冲器电路或反相器电路，有控制信号N的时候则成为OR/NOR电路或AND/NAND电路。在实施方式1中，使用OR电路。门电路G1的输出被当作检测信号N，被输入到衬底电压控制块120的控制器121。控制器121的控制信号N被连接到构成漏电流检测电路113的恒流源111b的PchMOS晶体管Tp9的栅极，在漏电流检测电路113不动作的时候，不使贯通电流流过漏电流检测电路113，将漏电流检测电路113不动作时的消耗功率抑制得低。此时，为了预防构成上述恒流源111b的各个晶体管成为高阻抗状态使电路动作变得不稳定，控制器121将控制信号N输入到门电路G1，以控制信号N使该部分的电路动作停止。
衬底电压控制块120有模拟方式的电路和数字方式的电路两种，在此以数字方式的电路为例进行说明。如图2所示，衬底电压控制块120包括控制器121和从控制器121接收数字值并生成衬底电压的DA转换器122，该控制器121包括进行衬底电压控制的可逆计数器123、寄存器124(寄存器1)、衬底电压设定上限值寄存器125、衬底电压设定下限值寄存器126、比较电路127、寄存器128(寄存器2)以及控制电路129。控制电路129接收动作模式信号，控制可逆计数器123和寄存器124、128。并且，输出送往漏电流检测块110的控制信号N。控制信号N是通过反相器电路G2被输入到OR门电路G1，因此在不使漏电流检测块110动作的时候，具有截止贯通电流的功用以及将OR门电路G1的输出固定为高电平的功用。DA转换器122生成的衬底电压被施加到漏电流检测用NchMOS晶体管Tn1的衬底和等效地表示出内部电路130的NchMOS晶体管Tn(LSI)的衬底。
接着说明基于衬底电压控制的阈值电压控制动作。
在本实施方式中，在开始衬底电压控制的动作之前，将可逆计数器的计数值以及寄存器的值复位为零(0)或是设定为上一次测定的值。接着，控制信号N成为“高”电平(H)的时候，开始漏电流检测电路113的动作。漏电流检测用NchMOS晶体管Tn1的漏极电流如果小于在构成恒流源111b的PchMOS晶体管Tp1生成的目标电流值，从OR门电路G1输出的检测信号N成为高电平，可逆计数器123递增计数，计数值被存储在寄存器1。比较电路127对是否超过衬底电压设定上限值或下限值进行比较，将比较结果存储在寄存器2。然后，DA转换器122输出与寄存器2的值对应的衬底电压，提高漏电流检测用NchMOS晶体管Tn1的衬底电压(使其变浅)。其结果，漏电流检测用NchMOS晶体管Tn1的阈值电压变小，NchMOS晶体管Tn1的漏极电流变大。
相反地，漏电流检测用NchMOS晶体管Tn1的漏极电流如果比目标电流值大，检测信号N成为低电平，可逆计数器123递减计数，将计数值存储在寄存器1。比较电路127对是否超过衬底电压设定上限值或下限值进行比较，将比较结果存储在寄存器2。然后，DA转换器122输出与寄存器2的值对应的衬底电压，降低漏电流检测用NchMOS晶体管Tn1的衬底电压(使其变深)。其结果，漏电流检测用NchMOS晶体管Tn1的阈值电压变大，NchMOS晶体管Tn1的漏极电流变小。
通过重复上述动作，漏电流检测用NchMOS晶体管Tn1的漏极电流最终会聚，变为与目标电流值相同。所述漏极电流会聚为目标电流值后，固定寄存器2的值，停止可逆计数器123的动作，使控制信号N为L，由此能够不使贯通电路流过漏电流检测电路113，并且能够将OR门电路的输出固定为高电平以防止错误动作。
另外，在内部电路不动作的时候，例如接通电源时或测试模式的时候，进行阈值电压控制动作，将求得的寄存器2的值存储，在一般动作模式时，也能够使用寄存器2的值进行内部电路的阈值电压控制。
最好将衬底电压控制块120的输出的下限设定成NchMOS晶体管不会产生GIDL(Gate-Induced Drain Leakage，栅极引发漏极泄漏电流)效应的范围内的电压。GIDL效应是指，当施加相对于衬底为负压的过量反向偏压时，亚阈值电流增加的效应。
另外，最好将衬底电压控制块120的输出的上限设定成MOS晶体管不显示出双极特性的范围内的电压。当施加相对于衬底为正压的过量前向偏压时，MOS晶体管显示出双极特性，阈值控制电路的反馈的增益变得极大，并且反馈系统振荡，因此有必要防止此种情况。
接着，对于能够以晶体管尺寸理论上控制漏电流检测用NchMOS晶体管的电流值与内部电路130的NchMOS晶体管的电流值的比进行说明。由此，变得在漏电流检测的时候几乎不受电源电压、温度变动或制造偏差的影响。
现对等效地表示出内部电路130的NchMOS晶体管Tn(LSI)的漏电流ILLSI和漏电流检测用NchMOS晶体管Tn1的漏电流LLCM的关系进行描述。
在图1，调整恒流源的电流值I6，使参考电压生成电路111的NchMOS晶体管Tn6和NchMOS晶体管Tn7在亚阈值区动作。并且，使NchMOS晶体管Tn6的沟道宽度为W1，NchMOS晶体管Tn7的沟道宽度为W2。此时，使NchMOS晶体管Tn6的栅极电位Vg3和VSS电位之间的电位差等于或小于NchMOS晶体管Tn6及NchMOS晶体管Tn7的阈值电压。
在亚阈值区动作的NchMOS晶体管的漏极电流由下式(1)表示。
IDS=I0W0W·10(VGS-VTC)/S---(1)]]>这里，W为沟道宽度，VGS为栅极·源极电压，VTC为漏极电流I0开始在沟道宽度W0的MOS晶体管流通的时候的VGS(阈值电压)。S被称为S参数，表示为将漏电流降低一位数所需要的VGS的值。该S参数由下式(2)表示。
S=kTq(1+CDPCOX)ln10---(2)]]>因此，内部电路130的NchMOS晶体管Tn(LSI)的漏电流由下式(3)表示。
IL.LSl=I0W0WLSI·10-VTC/S---(3)]]>在漏电流检测用NchMOS晶体管Tn1检测出的漏电流基于式(1)由式(4)表示。
IL.LCM=I0W0WLCM·10(Vg1-VTC)/S---(4)]]>在实施方式1的半导体集成电路装置100的NchMOS晶体管Tn6和NchMOS晶体管Tn7中，以式(1)表示漏极电流，并且两者相等，因此下面的式(5)成立。
W1·10(Vg3-VTC1)/S=W2·10(Vg3-Vg2-VTC2)/S---(5)]]>
其中，VTC1为Tn6的阈值电压，VTC2为Tn7的阈值电压。因此，栅极电位Vg2如下地由式(6)表示。
Vg2=(VTC1-VTC2)+S·1ogW2W1≈S·1ogW2W1---(6)]]>另外，假设构成NchMOS晶体管Tn2到Tn5的电流镜电路112的电流镜的PchMOS晶体管Tp3和TP2(第三电流镜电路112c)、NchMOS晶体管Tn4和Tn3(第二电流镜电路112b)、PchMOS晶体管Tp5和Tp4(第一电流镜电路112a)的沟道宽度比为10倍或是沟道长度比为10分之1倍，则电流I2的电流值成为电流I5的电流值的1000倍的电流值，所以栅极电位Vg1由下式(7)表示。
Vg1=Vg2+3S=S(1ogW2W1+3)---(7)]]>因此，内部电路130的NchMOS晶体管Tn(LSI)的漏电流和漏电流检测用NchMOS晶体管Tn1的漏电流的漏电流检测倍率由下式(8)表示。
IL.LSIIL.LCM=WLSIWLCM·10-(1ogW2W1+3)=WLSIWLCM·W1W2·10-3---(8)]]>从式(8)可得知，漏电流检测倍率几乎不受电源电压、温度变动或工艺处理偏差的影响，能够根据NchMOS晶体管Tn6和NchMOS晶体管Tn7的沟道宽度W1、W2的比进行设计，并且，能够在通过电流镜电路将电流值增加到任意倍率时，使漏电流检测用NchMOS晶体管Tn1的漏电检测电流值相应地增加。
在本实施方式中，NchMOS晶体管Tn6和NchMOS晶体管Tn7的衬底虽然是电气性分隔，但也可以将衬底相连接。这个时候，式(6)的近似式不成立，漏电流检测倍率稍微取决于温度，但可用于实际运用。
(实施方式2)实施方式2是适于使用了漏电流检测用PchMOS晶体管的漏电流检测电路的例子。
图3是表示本发明实施方式2的半导体集成电路装置的结构的图。本实施方式是适用于具备PchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图1相同的结构部分赋予相同标号并省略重复部分的说明。
在图3，半导体集成电路装置200包括PchMOS晶体管的漏电流检测块210、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置200为了对等效地表示出内部电路130的PchMOS晶体管Tp(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用PchMOS晶体管Tp51的基本结构。
漏电流检测块210的结构是包括参考电压生成电路211、电流镜电路212以及漏电流检测电路213。漏电流检测块210使用电流镜电路212将漏电流检测电路213的漏电流检测用PchMOS晶体管Tp51的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路213不动作的时候，不会有贯通电流流过漏电流检测电路213。
参考电压生成电路211的结构包括栅极接收来自衬底电压控制块120的控制信号P的PchMOS晶体管Tp59、连接到PchMOS晶体管Tp59的漏极的NchMOS晶体管Tn59、栅极连接NchMOS晶体管Tn59的漏极的NchMOS晶体管Tn56、以及与NchMOS晶体管Tn56串联连接的PchMOS晶体管Tp56及PchMOS晶体管Tp57。
进一步从功能面来看时，参考电压生成电路211包括构成生成电位的电压生成部211a的PchMOS晶体管Tp56及PchMOS晶体管Tp57、以及构成恒流源211b的PchMOS晶体管Tp59、NchMOS晶体管Tn59、NchMOS晶体管Tn56以及漏电流检测电路213的NchMOS晶体管Tn51；该电压生成部211a生成的电位是用于生成漏电流检测电路213的漏电流检测用PchMOS晶体管Tp51的栅极电位Vg11，而该恒流源211b向该PchMOS晶体管Tp56及PchMOS晶体管Tp57提供恒流。
参考电压生成电路211的电压生成部211a将PchMOS晶体管Tp56和PchMOS晶体管Tp57串联连接，将PchMOS晶体管Tp56的源极连接到高电位端电源电压VDD，将PchMOS晶体管Tp57的漏极连接到其他的恒流源211b，并且将该衬底连接到PchMOS晶体管Tp57本身的源极，使PchMOS晶体管Tp56及PchMOS晶体管Tp57各自的栅极共用并连接到PchMOS晶体管Tp57的漏极。将PchMOS晶体管Tp56的漏极电位Vg12施加到PchMOS晶体管Tp55的栅极。PchMOS晶体管Tp56的漏极与PchMOS晶体管Tp57的源极的电位Vg12成为参考电压生成电路211的生成电位。PchMOS晶体管Tp56和PchMOS晶体管Tp57的栅极电位Vg13与上述电位Vg12的关系，与实施方式1相同。
在本实施方式中，作为恒流源211b的电路例子的结构是包括将源极连接到高电位端电源电压VDD并在栅极接受控制信号P的PchMOS晶体管Tp59、将源极连接到低电位端电源电压VSS并将栅极和漏极连接到PchMOS晶体管Tp59的漏极的NchMOS晶体管Tn59、以及与NchMOS晶体管Tn59构成电流镜电路的NchMOS晶体管Tn56及NchMOS晶体管Tn51。
通过以控制信号P对构成上述漏电流检测电路213的恒流源111b的电路内的PchMOS晶体管Tp59进行控制，能够将漏电流检测电路213不动作时的消耗功率抑制得低。
电流镜电路212包括栅极接收参考电压生成电路211的生成电位Vg12的PchMOS晶体管Tp55、连接到PchMOS晶体管Tp55的漏极的NchMOS晶体管Tn55与NchMOS晶体管Tn54、连接到NchMOS晶体管Tn54的漏极的PchMOS晶体管Tp54与PchMOS晶体管Tp53、连接到PchMOS晶体管Tp53的漏极的NchMOS晶体管Tn53与NchMOS晶体管Tn52、以及连接到NchMOS晶体管Tn52的漏极的PchMOS晶体管Tp52。
进一步从功能面来看时，电流镜电路212包括多级电流镜电路由连接到PchMOS晶体管Tp55的漏极的NchMOS晶体管Tn55与NchMOS晶体管Tn54构成的第一电流镜电路212a、由连接到NchMOS晶体管Tn54的漏极的PchMOS晶体管Tp54与PchMOS晶体管Tp53构成的第二电流镜电路212b、由连接到PchMOS晶体管Tp53的漏极的NchMOS晶体管Tn53与NchMOS晶体管Tn52构成的第三电流镜电路212c、由连接到NchMOS晶体管Tn52的漏极的PchMOS晶体管Tp52与漏电流检测用PchMOS晶体管Tp51构成的第四电流镜电路212d。
在上述的多级电流镜电路212a～212d之中，第一电流镜电路212a、第二电流镜电路212b以及第三电流镜电路212c是将以参考电压生成电路212的生成电位Vg12作为栅极电位的PchMOS晶体管Tp55的漏极电流I15放大为任意倍率的电流值，并使其流至PchMOS晶体管Tp52的电流放大电路；第四电流镜电路212d是将在漏极电路I12流至使栅极和漏极共用的PchMOS晶体管TP52时的漏极电位Vg11取出，并施加到漏电流检测用PchMOS晶体管Tp51的栅极的电路。
各个电流镜电路212a～212c与实施方式1同样地能够根据设计来以任意的倍率放大电流值。
漏电流检测电路213的结构包括栅极接受电位Vg11的漏电流检测用PchMOS晶体管Tp51、与漏电流检测用PchMOS晶体管Tp51串联连接的NchMOS晶体管Tn51、以及OR门电路G51。
漏电流检测用PchMOS晶体管Tp51的漏极被连接到OR门电路G51，源极被连接到高电位端电源电压VDD，栅极被连接到电流镜电路212的PchMOS晶体管Tp52的栅极，与PchMOS晶体管Tp52构成第四电流镜电路212d。
另外，NchMOS晶体管Tn51的源极被连接到低电位端电源电压VSS，漏极被连接到漏电流检测用PchMOS晶体管Tp51，与参考电压生成电路211的NchMOS晶体管Tn59构成电流镜电路。
漏电流检测电路213增加漏电流检测用PchMOS晶体管Tp51的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易，并且由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的变动。
另外，衬底电压控制块120以及内部电路130的电路结构与图1及图2相同，故省略其说明。
下面，对如上述构成的半导体集成电路装置200的衬底电压控制动作进行说明。
只是NchMOS晶体管与PchMOS晶体管交换，动作原理与图1完全相同。
(1)参考电压生成电路211的动作首先，在参考电压生成电路211中，通过使串联连接的PchMOS晶体管Tp56与Tp57在亚阈值区动作，在Tp56和Tp57的中间生成稳定的电位Vg12，施加到电流镜电路212的PchMOS晶体管Tp55的栅极。
(2)电流镜电路212的动作在电流镜电路212的第一电流镜电路112a中，将PchMOS晶体管Tp55的漏极电流I15放大到任意的倍率(例如10倍)。NchMOS晶体管Tn54的漏极连接到构成第二电流镜电路212b的PchMOS晶体管Tp54，在第二电流镜电路212b中，将在前级的第一电流镜电路112a放大到10倍的漏极电流I14更进一步地放大到任意的倍率(例如10倍)。PchMOS晶体管Tp53的漏极连接到构成第三电流镜电路212c的NchMOS晶体管Tn53，在第三电流镜电路212c中，将在前级的第二电流镜电路212b放大到100倍的漏极电流I13更进一步地放大到任意的倍率(例如10倍)。其结果，PchMOS晶体管Tp52的漏极电流I12的电流值成为将所述PchMOS晶体管Tp55的漏极电流I15的电流值放大到任意的倍率(在此为1000倍)的电流值。
电流镜电路212的PchMOS晶体管Tp52与漏电流检测电路213的漏电流检测用PchMOS晶体管Tp51构成第四电流镜电路212d，将漏极电流I12流过其栅极和漏极共用的PchMOS晶体管Tp52时的PchMOS晶体管Tp52的漏极电位Vg11被施加到漏电流检测用PchMOS晶体管Tp51的栅极。
由于PchMOS晶体管Tp52的漏极电流I12为将PchMOS晶体管Tp55的漏极电流I15的检测电流值以电流镜电路212a～212c放大到1000倍的电流值，与漏电流检测用PchMOS晶体管Tp51的阈值电压相近的电位Vg11被施加到与PchMOS晶体管Tp52构成电流镜电路212d的漏电流检测用PchMOS晶体管Tp51。因此，由于漏电流检测用PchMOS晶体管Tp51能够以适当的动作模式进行检测动作，使得漏电流的检测以及与目标值的比较、判定变得非常容易，并且由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。
(3)漏电流检测电路213的动作漏电流检测用PchMOS晶体管Tp51的漏极被输入到门电路G51，来自衬底电压控制块120的控制器121的控制信号P被输入，从门电路G51输出数字信号。门电路G51的输出被输入到衬底电压控制块120的控制器121。控制器121的控制信号P被连接到构成漏电流检测电路213的恒流源211b的NchMOS晶体管Tn59的栅极，在漏电流检测电路213不动作的时候，不使贯通电流流过漏电流检测电路213，将漏电流检测电路213不动作时的消耗功率抑制得低。此时，为了预防构成上述恒流源211b的各个晶体管成为高阻抗状态使电路动作变得不稳定，控制器121将控制信号P输入到门电路G51，还通过控制信号P而使该部分的电路动作停止。
如图2所示，衬底电压控制块120包括配备有用于衬底电压控制的寄存器的控制器121、以及从控制器121接受数字值生成衬底电压的DA转换器122。衬底电压控制块120生成的衬底电压被施加到漏电流检测用PchMOS晶体管Tp51的衬底和等效地表示出内部电路130的PchMOS晶体管Tp(LSI)的衬底。
在本实施方式中，在开始衬底电压控制的动作之前，将可逆计数器的计数值以及寄存器的值复位为零(0)或是设定为上一次测定的值。接着，控制信号P成为高电平(H)的时候，开始漏电流检测电路213的动作。漏电流检测用PchMOS晶体管Tp51的漏极电流如果小于在构成恒流源211b的NchMOS晶体管Tn51生成的目标电流值，从OR门电路G51输出的检测信号P成为高电平，可逆计数器123递增计数，计数值被存储在寄存器1。比较电路127对是否超过衬底电压设定上限值或下限值进行比较，将比较结果存储在寄存器2。然后，DA转换器122输出与寄存器2的值对应的衬底电压，提高漏电流检测用PchMOS晶体管Tp51的衬底电压(使其变浅)。其结果，漏电流检测用PchMOS晶体管Tp51的阈值电压变小，PchMOS晶体管Tp51的漏极电流变大。
相反地，漏电流检测用PchMOS晶体管Tp51的漏极电流如果比目标电流值大，检测信号P成为低电平，可逆计数器123递减计数，将计数值存储在寄存器1。比较电路127对是否超过衬底电压设定上限值或下限值进行比较，将比较结果存储在寄存器2。然后，DA转换器122输出与寄存器2的值对应的衬底电压，降低漏电流检测用PchMOS晶体管Tp51的衬底电压(使其变深)。其结果，漏电流检测用PchMOS晶体管Tp51的阈值电压变大，PchMOS晶体管Tp51的漏极电流变小。
通过重复上述动作，漏电流检测用PchMOS晶体管Tp51的漏极电流最终会聚，变为与目标电流值相同。所述漏极电流会聚为目标电流值后，固定寄存器2的值，停止可逆计数器123的动作，使控制信号P为L，由此能够不使贯通电路流过漏电流检测电路213，并且能够将OR门电路51的输出固定为“高”电平以防止错误动作。
通过本实施方式，由于能够适用于使用了漏电流检测用PchMOS晶体管的漏电流检测电路，具有与实施方式1相同的效果，即，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易，并且由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动的效果。
在上述实施方式1和实施方式2中，虽然使用了奇数级的电流镜电路，但如果使用偶数级的电流镜电路，则实施方式1的参考电压生成电路与实施方式2的漏电流检测电路的组合，或实施方式2的参考电压生成电路与实施方式1的漏电流检测电路的组合成为可能。
(实施方式3)实施方式3是在使用了漏电流检测用NchMOS晶体管的漏电流检测电路中，适用电压放大电路以代替电流镜电路的例子。
图4是表示本发明实施方式3的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图1相同的结构部分赋予相同标号并省略重复部分的说明。
在图4，半导体集成电路装置300包括NchMOS晶体管的漏电流检测块310、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置300为了对等效地表示出内部电路130的NchMOS晶体管Tn(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用NchMOS晶体管Tn1的基本结构。
漏电流检测块310的结构是包括参考电压生成电路111、电压放大电路320以及漏电流检测电路113。漏电流检测块310使用电压放大电路320将漏电流检测电路113的漏电流检测用NchMOS晶体管Tn1的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路113不动作的时候，不会有贯通电流流过漏电流检测电路113。
电压放大电路320包括运算放大器OP1、电阻R1及R2。将参考电压生成电路111的NchMOS晶体管Tn6的漏极连接到运算放大器OP1的+输入，使运算放大器OP1的-输入通过电阻R1连接到低电位端电源电压VSS，并通过电阻R2连接到运算放大器OP1本身的输出。将高电位端电源电压VDD作为+电源施加到运算放大器OP1，并施加比VSS低的电源电压VSS2作为-电源。运算放大器OP1的输出被连接到漏电流检测用NchMOS晶体管Tn1的栅极。
下面，对如上述构成的半导体集成电路装置300的衬底电压控制动作进行说明。
参考电压生成电路111的NchMOS晶体管Tn6的漏极电位Vg2和漏电流检测用NchMOS晶体管Tn1的栅极电位Vg1的关系由下式(9)表示。
Vg1=Vg2·R1+R2R1---(9)]]>以式(6)表示栅极电位Vg2，以下式(10)表示栅极电位Vg1。
Vg1=S·R1+R2R1·1ogW2W1---(10)]]>因此，内部电路130的NchMOS晶体管Tn(LSI)的漏电流和漏电流检测用NchMOS晶体管Tn1的漏电流的漏电流检测倍率由下式(11)表示。
IL.LSIIL.LCM=WLSIWLCM·(W1W2)R1+R2R1---(11)]]>从式(11)可得知，漏电流检测倍率几乎不受电源电压、温度变动或工艺处理的偏差的影响，能够根据NchMOS晶体管Tn6和NchMOS晶体管Tn7的沟道宽度W1、W2的比以及电阻R1和电阻R2的值进行设计，并且，能够通过电压放大电路320将电位值增加到任意倍率，所以能够使漏电检测电流值与电位的增加相对应地增加。
根据本实施方式，通过使用应用运算放大器的电压放大电路320以代替电流镜电路112，也能够获得将Vg2放大到任意倍率的Vg1，并获得与实施方式1相同的效果。
(实施方式4)实施方式4是在使用了漏电流检测用PchMOS晶体管的漏电流检测电路中，适用电压放大电路以代替电流镜电路的例子。
图5是表示本发明实施方式4的半导体集成电路装置的结构的图。本实施方式是适用于具备PchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图3相同的结构部分赋予相同标号并省略重复部分的说明。
在图5，半导体集成电路装置400包括PchMOS晶体管的漏电流检测块410、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置200为了对等效地表示出内部电路130的PchMOS晶体管Tp(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用PchMOS晶体管Tp51的基本结构。
漏电流检测块410的结构是包括参考电压生成电路211、电压放大电路420以及漏电流检测电路213。漏电流检测块410使用电压放大电路420将漏电流检测电路213的漏电流检测用PchMOS晶体管Tp51的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路213不动作的时候，不会有贯通电流流过漏电流检测电路213。
与图4的电压放大电路320同样地，电压放大电路420包括运算放大器OP1、电阻R1及R2。将参考电压生成电路211的PchMOS晶体管Tp56的漏极连接到运算放大器OP1的+输入，使运算放大器OP1的-输入通过电阻R1连接到高电位端电源电压VDD，并通过电阻R2连接到运算放大器OP1本身的输出。将比高电位端电源电压VDD高的电源电压的高电位端电源电压VDD2作为+电源施加到运算放大器OP1，并施加低电位端电源电压VSS作为-电源。运算放大器OP1的输出被连接到漏电流检测用PchMOS晶体管Tp51的栅极。
本实施方式的半导体集成电路装置400只是适用电压放大电路420以代替图3的半导体集成电路装置200的电流镜电路212，其动作原理与图3的实施方式2相同。另外，关于电压放大电路420的动作也是与图4的实施方式3的电压放大电路320的衬底电压控制动作完全相同。
因此，能够获得与实施方式1至3相同的效果。
(实施方式5)实施方式5是适于使用了其他的参考电位生成电路作为漏电流检测块的参考电位生成电路的例子。
图6是表示本发明实施方式5的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图1相同的结构部分赋予相同标号并省略重复部分的说明。
在图6，半导体集成电路装置500包括NchMOS晶体管的漏电流检测块510、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置500为了对等效地表示出内部电路130的NchMOS晶体管Tn(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用NchMOS晶体管Tn1的基本结构。
漏电流检测块510的结构是包括参考电压生成电路511、电流镜电路112以及漏电流检测电路113。漏电流检测块510使用电流镜电路112将漏电流检测电路113的漏电流检测用NchMOS晶体管Tn1的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路113不动作的时候，不会有贯通电流流过漏电流检测电路113。
参考电压生成电路511包括构成生成电位的电压生成部511a的NchMOS晶体管Tn6及NchMOS晶体管Tn7、源极被连接到低电位端电源电压VSS且漏极和栅极被连接到其他的恒流源511b的NchMOS晶体管Tn8、以及构成恒流源511b的NchMOS晶体管Tn9、PchMOS晶体管Tp9、PchMOS晶体管Tp8、PchMOS晶体管Tp6以及漏电流检测电路113的PchMOS晶体管Tp1；该电压生成部511a生成的电位是用于生成漏电流检测电路113的漏电流检测用NchMOS晶体管Tn1的栅极电位Vg1，而该恒流源511b向该NchMOS晶体管Tn8、NchMOS晶体管Tn6以及NchMOS晶体管Tn7提供恒流。
也就是说，参考电压生成电路511是在图1的参考电压生成电路511中进一步添加了将源极连接到低电位端电源电压VSS且将漏极和栅极连接到其他的恒流源511b的NchMOS晶体管Tn8，使NchMOS晶体管Tn6、Tn7各自的栅极共用并将该栅极连接到所述NchMOS晶体管Tn8的漏极的电路。
换言之，其结构为，将栅极和漏极连接到恒流源511b且源极连接到VSS的NchMOS晶体管Tn8的漏极电压施加到生成参考电位的NchMOS晶体管Tn6和Tn7的栅极电位Vg3的结构。
这里，流过NchMOS晶体管Tn6和Tn7的电流I6和流过NchMOS晶体管Tn8的电流I7的关系如下。
图24是表示现有的半导体集成电路装置的Vg、Vb和Ib的关系的图。
参考作为现有技术的文献2，如图24所示，使各个NchMOS晶体管的阈值电压为0.55V、W2/W1＝10、W3＝W2，并使S参数为0.08V，假设Vg3＝0.55V、Vg2＝0.08V，则NchMOS晶体管Tn7的栅极·源极电压VGS由下式(12)表示。
Vgs＝Vg3-Vg2＝0.55V-S…(12)因此，I6和I7由式(13)表示。
I7＝10·I6…(13)也就是说，流过Tn8的I7是流过Tn6和Tn7的I6的10倍的电流。
因此，如上述文献2记载的装置，作为恒流源，考虑将栅极连接到VSS且将源极连接到VDD的PchMOS晶体管的情况，例如，假设I6＝1nA，I7＝10nA，使最小尺寸的PchMOS晶体管的导通电阻约为200KΩ，并使流通I6的恒流源用PchMOS晶体管Tp6的沟道宽度为0.13μm，则沟道长度成为650μm，流通I7的恒流源用PchMOS晶体管Tp7的沟道长度成为65μm。此时，能够使恒流源用晶体管的尺寸缩小为10分之1。
另外，在本实施方式中，虽然电路比上述文献2记载的装置增加，但通过以NchMOS晶体管Tn9决定电流值，由NchMOS晶体管Tp9与电流镜电路构成恒流源511b，变得没有必要使用如上述的沟道长度极长的MOS晶体管，因电路增加而造成的面积增加仅有少许，上述的晶体管尺寸缩小的效果较大。只要增加电流镜电路的级数，可以进一步地缩小面积。
另外，本实施方式与实施方式1相比，具有下面的优点能够以其他的NchMOS晶体管Tn8独立地控制NchMOS晶体管Tn6、Tn7栅极，可电流调整的范围宽。
由于除了参考电压生成电路511之外，与实施方式1完全相同，由上述式(8)表示的内部电路的NchMOS晶体管Tn(LSI)的漏电流与漏电流检测用NchMOS晶体管Tn1的漏电流的检测倍率的关系成立。
(实施方式6)实施方式6是适于使用了其他的参考电位生成电路作为漏电流检测块的参考电位生成电路的例子。
图7是表示本发明实施方式6的半导体集成电路装置的结构的图。本实施方式是适用于具备PchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图3相同的结构部分赋予相同标号并省略重复部分的说明。
在图7，半导体集成电路装置600包括PchMOS晶体管的漏电流检测块610、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置600为了对等效地表示出内部电路130的PchMOS晶体管Tp(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用PchMOS晶体管Tp51的基本结构。
漏电流检测块610的结构是包括参考电压生成电路611、电流镜电路212以及漏电流检测电路213。漏电流检测块610使用电流镜电路212将漏电流检测电路213的漏电流检测用PchMOS晶体管Tp51的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路213不动作的时候，不会有贯通电流流过漏电流检测电路213。
参考电压生成电路611包括构成生成电位的电压生成部611a的PchMOS晶体管Tp56及NchMOS晶体管Tp57、源极被连接到高电位端电源电压VDD且漏极和栅极被连接到其他的恒流源611b的PchMOS晶体管Tp58、以及构成恒流源611b的PchMOS晶体管Tp59、NchMOS晶体管Tn59、NchMOS晶体管Tn58、NchMOS晶体管Tn56以及漏电流检测电路213的NchMOS晶体管Tn51；该电压生成部611a生成的电位是用于生成漏电流检测电路213的漏电流检测用PchMOS晶体管Tp51的栅极电位Vg11，而该恒流源611b向该PchMOS晶体管Tp58、PchMOS晶体管Tp56以及PchMOS晶体管Tp57提供恒流。
也就是说，参考电压生成电路611是在图3的参考电压生成电路211中进一步添加了将源极连接到高电位端电源电压VDD且将漏极和栅极连接到其他的恒流源611b的PchMOS晶体管Tp58，使PchMOS晶体管Tp56、Tp57各自的栅极共用并将该栅极连接到所述PchMOS晶体管Tp58的漏极的电路。
换言之，其结构为，将栅极和漏极连接到恒流源611b且源极连接到VDD的PchMOS晶体管Tp58的漏极电压施加到生成参考电位的PchMOS晶体管Tp56和Tp57的栅极电位Vg13的结构。
根据实施方式6，只是NchMOS晶体管与PchMOS晶体管交换，动作原理与图6所示的电路完全相同。
因此，能够获得与实施方式1至5相同的效果。另外，与实施方式5相同地，本实施方式与实施方式2相比，具有下面的优点能够以其他的PchMOS晶体管Tp58独立地控制PchMOS晶体管Tp56、Tp57栅极，可电流调整的范围较大。
(实施方式7)实施方式7是在使用了漏电流检测用NchMOS晶体管的漏电流检测电路中，适用电压放大电路以代替电流镜电路，同时应用其他的参考电位生成电路作为漏电流检测块的参考电位生成电路的例子。
图8是表示本发明实施方式7的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图4及图6相同的结构部分赋予相同标号并省略重复部分的说明。
在图8，半导体集成电路装置700包括NchMOS晶体管的漏电流检测块710、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置700为了对等效地表示出内部电路130的NchMOS晶体管Tn(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用NchMOS晶体管Tn1的基本结构。
漏电流检测块710的结构是包括参考电压生成电路511、电压放大电路320以及漏电流检测电路113。漏电流检测块710使用电压放大电路320将漏电流检测电路113的漏电流检测用NchMOS晶体管Tn1的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路113不动作的时候，不会有贯通电流流过漏电流检测电路113。
参考电压生成电路511是在图4的参考电压生成电路111中进一步添加了将源极连接到低电位端电源电压VSS且将漏极和栅极连接到其他的恒流源511b的NchMOS晶体管Tn8，使NchMOS晶体管Tn6、Tn7各自的栅极共用并将该栅极连接到所述NchMOS晶体管Tn8的漏极的电路。
与图4同样地，电压放大电路320包括运算放大器OP1、电阻R1及R2。将参考电压生成电路511的NchMOS晶体管Tn6的漏极连接到运算放大器OP1的+输入，使运算放大器OP1的-输入通过电阻R1连接到低电位端电源电压VSS，并通过电阻R2连接到运算放大器OP1本身的输出。将高电位端电源电压VDD作为+电源施加到运算放大器OP1，并施加比VSS低的电源电压VSS2作为-电源。运算放大器OP1的输出被连接到漏电流检测用NchMOS晶体管Tn1的栅极。
这样，根据本实施方式，由于除了参考电压生成电路511之外，与图4的实施方式3完全相同，由上述式(11)表示的内部电路的NchMOS晶体管Tn(LSI)的漏电流与漏电流检测用NchMOS晶体管Tn1的漏电流的检测倍率的关系成立。
另外，由于包括参考电压生成电路511，所以与实施方式6同样地，与实施方式1相比，具有下面的优点能够以其他的NchMOS晶体管Tn8独立地控制NchMOS晶体管Tn6、Tn7栅极，可电流调整的范围宽。
(实施方式8)实施方式8是在使用了漏电流检测用PchMOS晶体管的漏电流检测电路中，适用电压放大电路以代替电流镜电路，同时适用其他的参考电位生成电路作为漏电流检测块的参考电位生成电路的例子。
图9是表示本发明实施方式8的半导体集成电路装置的结构的图。本实施方式是适用于具备PchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图5及图7相同的结构部分赋予相同标号并省略重复部分的说明。
在图9，半导体集成电路装置800包括PchMOS晶体管的漏电流检测块810、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置800为了对等效地表示出内部电路130的PchMOS晶体管Tp(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用PchMOS晶体管Tp51的基本结构。
漏电流检测块810的结构是包括参考电压生成电路611、电压放大电路420以及漏电流检测电路213。漏电流检测块810使用电压放大电路420将漏电流检测电路213的漏电流检测用PchMOS晶体管Tp51的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路213不动作的时候，不会有贯通电流流过漏电流检测电路213。
参考电压生成电路611是在图5的参考电压生成电路211中进一步添加了将源极连接到高电位端电源电压VDD且将漏极和栅极连接到其他的恒流源611b的PchMOS晶体管Tp58，使PchMOS晶体管Tp56、Tp57各自的栅极共用并将该栅极连接到所述PchMOS晶体管Tp58的漏极的电路。
与图5同样地，电压放大电路420包括运算放大器OP1、电阻R1及R2。将参考电压生成电路611的PchMOS晶体管Tp56的漏极连接到运算放大器OP1的+输入，使运算放大器OP1的-输入通过电阻R1连接到高电位端电源电压VDD，并通过电阻R2连接到运算放大器OP1本身的输出。将比高电位端电源电压VDD高的电源电压的高电位端电源电压VDD2作为+电源施加到运算放大器OP1，并施加低电位端电源VSS作为-电源。运算放大器OP1的输出被连接到漏电流检测用PchMOS晶体管Tp51的栅极。
如上述，本实施方式只是NchMOS晶体管与PchMOS晶体管交换，动作原理与图8所示的电路完全相同。另外，根据本实施方式，除了实施方式1至4的效果之外还具有下面的优点能够以其他的PchMOS晶体管Tp58独立地控制PchMOS晶体管Tp56、Tp57栅极，可电流调整的范围宽。
(实施方式9)实施方式9是适于使用了其他的漏电流检测电路及参考电位生成电路作为漏电流检测块的漏电流检测电路及参考电位生成电路的例子。
图10是表示本发明实施方式9的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图1相同的结构部分赋予相同标号并省略重复部分的说明。
在图10，半导体集成电路装置900包括NchMOS晶体管的漏电流检测块910、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置900对于等效地表示出内部电路130的NchMOS晶体管Tn(LSI)，采用了使用由漏极被连接到高电位端电源电压VDD、源极被连接到恒流源，且衬底电压被衬底电压控制块120控制的漏电流检测用NchMOS晶体管Tn21构成的源输出电路的基本结构。
漏电流检测块910的结构是包括参考电压生成电路911、电流镜电路112以及漏电流检测电路913。漏电流检测块910使用电流镜电路112将漏电流检测电路913的漏电流检测用NchMOS晶体管Tn21的漏电流值任意放大，同时使用由漏电流检测用NchMOS晶体管Tn21构成的源输出电路，通过与参考电位的电位比较而检测所述漏电流检测用NchMOS晶体管Tn21的源极电位，使漏电流的检测、判定变得容易。另外，该结构为，在漏电流检测电路913不动作的时候，不会有贯通电流流过漏电流检测电路913。
参考电压生成电路911包括构成生成电位的电压生成部911a的NchMOS晶体管Tn6及NchMOS晶体管Tn7、构成恒流源911b的NchMOS晶体管Tn9、PchMOS晶体管Tp9及PchMOS晶体管Tp6、以及构成电路911c的NchMOS晶体管Tn10及PchMOS晶体管Tp10；该电压生成部911a生成的电位是用于生成漏电流检测电路913的漏电流检测用NchMOS晶体管Tn21的栅极电位Vg1，该恒流源911b向该NchMOS晶体管Tn6及NchMOS晶体管Tn7提供恒流，该电路911c生成漏电流检测电路913的恒流源NchMOS晶体管Tn22的栅极电压。
也就是说，参考电压生成电路911是在图1的参考电压生成电路111中进一步添加了源极被连接到比低电位端电源电压VSS还要低电位的低电位端电源电压VSS2，漏极与栅极被连接到漏电流检测电路913的恒流源NchMOS晶体管Tn22的栅极的NchMOS晶体管Tn10、以及向NchMOS晶体管Tn10提供恒流的PchMOS晶体管Tp10而构成的。
漏电流检测电路913的结构包括漏极被连接到VDD且源极被连接到恒流源，并在栅极接收电位VG1，衬底电压被衬底电压控制块120控制的漏电流检测用NchMOS晶体管Tn21、源极被连接到比低电位端电源电压VSS还要低电位的低电位端电源电压VSS2，漏极被连接到漏电流检测用NchMOS晶体管Tn21的恒流源NchMOS晶体管Tn22、对漏电流检测用NchMOS晶体管Tn21的源极电位与作为参考电位的VSS电位进行比较的比较器COMP1、以及源极被连接到高电位端电源电压VDD且漏极被连接到比较器COMP1，并在栅极通过反向器电路G3接收来自控制器121的控制信号N的PchMOS晶体管Tp11。
如上述，作为如上述各个实施方式1、3、5及7进行电路连接的漏电流检测用NchMOS晶体管Tn1的代替，漏电流检测块910采用以下结构使用由将漏极连接到VDD，将源极连接到恒源流，以衬底电压控制块120控制衬底电压的漏电流检测用NchMOS晶体管Tn21构成的源输出电路，并且使用比较器COMP1对所述漏电流检测用NchMOS晶体管Tn21的源极电位与作为参考电位的VSS进行电位比较。
下面，对如上述构成的半导体集成电路装置900的衬底电压控制动作进行说明。由于整体动作与实施方式1及3相同，故省略其说明，并对不同的动作进行说明。
漏电流检测电路的结构与图1所示的实施方式1不同，相对于在漏电流检测用NchMOS晶体管Tn1的漏极端连接恒流源，本实施方式的结构是在漏电流检测用NchMOS晶体管Tn21的源极端连接恒流源，使用比较器COMP1对该源极电位与作为参考电位的VSS进行比较。作为电源电压，比VDD和VSS低的电压VSS2被施加到比较器COMP1。在内部电路130中，VSS被连接到多个NchMOS晶体管的源极。比较器COMP1的输出被输入到衬底电压控制块120。
比较器COMP1由比较器和运算放大器构成，如果漏电流检测用NchMOS晶体管Tn21的源极电位高于作为参考电位的VSS，则输出“低”电平的检测信号N。衬底电压控制块120进行与实施方式1相同的动作，输出衬底电压，降低漏电流检测用NchMOS晶体管Tn21的衬底电压(使其变深)。其结果，漏电流检测用NchMOS晶体管Tn1的阈值电压变大，源极电位降低。相反地，如果源极电位低于作为参考电压的VSS，比较器COMP1输出“高”电平的检测信号N，衬底电压控制块120进行动作以提高漏电流检测用NchMOS晶体管Tn21的衬底电压(使其变浅)。其结果，漏电流检测用NchMOS晶体管Tn21的阈值电压变小，源极电位提高。
与实施方式1同样地，生成漏电流检测用NchMOS晶体管Tn21的栅极电位的电路由参考电压生成电路911和电流镜电路112构成。但是，在参考电压生成电路911中，添加了生成恒流源NchMOS晶体管Tn22的栅极电压的NchMOS晶体管Tn10及PchMOS晶体管Tp10电路。因此，以上述式(8)表示的内部电路的NchMOS晶体管的漏电流和漏电流检测用NchMOS晶体管的漏电流的检测倍率的关系在本实施方式也成立。
如上述，根据本实施方式，作为漏电流检测用NchMOS晶体管Tn1的代替，可使用由将漏极连接到高电位端电源电压VDD，将源极连接到恒源流，以衬底电压控制块120控制衬底电压的漏电流检测用NchMOS晶体管Tn21构成的源输出电路，通过以比较器COMP1对漏电流检测用NchMOS晶体管Tn21的源极电位与作为参考电位的低电位端电源电压VSS进行电位比较，同样能够检测出漏电流。尤其因为能够以任意的倍率增加漏电流检测用NchMOS晶体管Tn21的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易。
(实施方式10)实施方式10是适于使用了其他的漏电流检测电路及参考电位生成电路作为漏电流检测块的漏电流检测电路及参考电位生成电路的例子。
图11是表示本发明实施方式10的半导体集成电路装置的结构的图。本实施方式是适用于具备PchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图3相同的结构部分赋予相同标号并省略重复部分的说明。
在图11，半导体集成电路装置1000包括PchMOS晶体管的漏电流检测块1010、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置1000对于等效地表示出内部电路130的PchMOS晶体管Tp(LSI)，采用了使用由漏极被连接到低电位端电源电压VSS、源极被连接到恒流源，且衬底电压被衬底电压控制块120控制的漏电流检测用PchMIS晶体管Tp71构成的源输出电路的基本结构。
漏电流检测块1010的结构是包括参考电压生成电路1011、电流镜电路212以及漏电流检测电路1013。漏电流检测块1010使用电流镜电路212将漏电流检测电路1013的漏电流检测用PchMOS晶体管Tp71的漏电流值任意放大，同时使用由漏电流检测用PchMOS晶体管Tp71构成的源输出电路，通过与参考电位的电位比较检测出所述漏电流检测用PchMOS晶体管Tp71的源极电位，使漏电流的检测、判定变得容易。另外，该结构为，在漏电流检测电路1013不动作的时候，不会有贯通电流流过漏电流检测电路1013。
参考电压生成电路1011包括构成生成电位的电压生成部1011a的PchMOS晶体管Tp56及NchMOS晶体管Tp57、构成恒流源1011b的PchMOS晶体管Tp59、NchMOS晶体管Tn59及PchMOS晶体管Tn56、以及构成电路1011c的PchMOS晶体管Tp60及NchMOS晶体管Tn70；该电压生成部1011a生成的电位是用于生成漏电流检测电路1013的漏电流检测用PchMOS晶体管Tp71的栅极电位Vg11，该恒流源1011b向该PchMOS晶体管Tp56及PchMOS晶体管Tp57提供恒流，该电路1011c生成漏电流检测电路1013的恒流源PchMOS晶体管Tp72的栅极电压。
也就是说，参考电压生成电路1011是在图3的参考电压生成电路211中进一步添加了源极被连接到比高电位端电源电压VDD还要高电位的高电位端电源电压VDD2，漏极与栅极被连接到漏电流检测电路1013的恒流源PchMOS晶体管Tp72的栅极的PchMOS晶体管Tp60、以及向PchMOS晶体管Tp60提供恒流的NchMOS晶体管Tn60而构成的。
漏电流检测电路1013的结构包括漏极被连接到VSS且源极被连接到恒流源，并在栅极接受电位Vg11，衬底电压被衬底电压控制块120控制的漏电流检测用PchMOS晶体管Tp71、源极被连接到比高电位端电源电压VDD还要高电位的高电位端电源电压VDD2，漏极被连接到漏电流检测用PchMOS晶体管Tp71的恒流源PchMOS晶体管Tp72、对漏电流检测用PchMOS晶体管Tp71的源极电位与作为参考电位的VDD电位进行比较的比较器COMP2、以及源极被连接到低电位端电源电压VSS且漏极被连接到比较器COMP2，并在栅极通过反向器电路G52接收来自控制器121的控制信号P的NchMOS晶体管Tn61。
如上述，作为如上述各个实施方式2、4、6及8进行电路连接的漏电流检测用PchMOS晶体管Tp51的代替，漏电流检测块1010采用以下结构使用由将漏极连接到VSS，将源极连接到恒源流，以衬底电压控制块120控制衬底电压的漏电流检测用PchMOS晶体管Tp71构成的源输出电路，并且使用比较器COMP2对所述漏电流检测用PchMOS晶体管Tp71的源极电位与作为参考电位的VDD进行电位比较。
本实施方式只是NchMOS晶体管与PchMOS晶体管交换，动作原理与图10所示的电路完全相同。因此，与实施方式9同样地，在本实施方式10中，因为能够以任意的倍率增加漏电流检测用PchMOS晶体管Tp71的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易。
上述的实施方式9和实施方式10为适用于使用源输出电路与比较器的阈值电压控制电路的例子。另外也能够将使用源输出电路和比较器的结构适用于由图4及图5的实施方式3及实施方式4所示的使用运算放大器的电压放大电路与图6至图9的实施方式5至实施方式8所示的参考电压放大电路组合而成的结构，能够获得相同的效果。
(实施方式11)实施方式11是适用将比较器的DC偏移抵消的漏电流检测电路的例子。
图12是表示本发明实施方式11的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图10相同的结构部分赋予相同标号并省略重复部分的说明。
在图12，半导体集成电路装置1100包括NchMOS晶体管的漏电流检测块1110、进行衬底电压控制的衬底电压控制块1120、以及在半导体衬底上具有多个MOS晶体管的内部电路130，半导体集成电路装置1100对于等效地表示出内部电路130的NchMOS晶体管Tn(LSI)，采用了使用由漏极被连接到高电位端电源电压VDD、源极被连接到恒流源，且衬底电压被衬底电压控制块1120控制的漏电流检测用NchMOS晶体管Tn21构成的源输出电路的基本结构。
漏电流检测块1110的结构是包括参考电压生成电路911、电流镜电路112以及漏电流检测电路1113。漏电流检测块1110使用电流镜电路112将漏电流检测电路1113的漏电流检测用NchMOS晶体管Tn21的漏电流值任意放大，同时使用由漏电流检测用NchMOS晶体管Tn21构成的源输出电路，通过与参考电位的电位比较检测出所述漏电流检测用NchMOS晶体管Tn21的源极电位，使漏电流的检测、判定变得容易。另外，该结构为，在漏电流检测电路1113不动作的时候，不会有贯通电流流过漏电流检测电路1113。
漏电流检测电路1113的结构包括漏极被连接到VDD且源极被连接到恒流源，并在栅极接收电位Vg1，衬底电压被衬底电压控制块1120控制的漏电流检测用NchMOS晶体管Tn21、源极被连接到比低电位端电源电压VSS还要低电位的低电位端电源电压VSS2，漏极被连接到漏电流检测用NchMOS晶体管Tn21的恒流源NchMOS晶体管Tn22、对漏电流检测用NchMOS晶体管Tn21的源极电位与作为参考电位的VSS电位进行比较的比较器COMP1、被设置在比较器COMP1的各个输入端IN1、IN2和漏电流检测用NchMOS晶体管Tn21的源极及VSS端之间，并在内部电路130不动作的时候在漏电流检测用NchMOS晶体管Tn21的源极及VSS端和比较器COMP1的各个输入端之间进行切换的输入切换用的开关1114、以及源极被连接到高电位端电源电压VDD且漏极被连接到比较器COMP1，并在栅极通过反向器电路G4接受来自控制器1121的控制信号N的PchMOS晶体管Tp11。
也就是说，漏电流检测电路1113采用的结构是在图10的漏电流检测电路913的漏电流检测用NchMOS晶体管Tn21的源极和比较器COMP1之间具备被设置在比较器COMP1的各个输入端IN1、IN2和漏电流检测用NchMOS晶体管Tn21的源极及VSS端之间，并在内部电路130不动作的时候，在漏电流检测用NchMOS晶体管Tn21的源极及VSS端和比较器COMP1的各个输入端之间进行切换的输入切换用的开关1114。
衬底电压控制块1120包括接收比较器COMP1的输出，并进行控制来改变对漏电流检测用NchMOS晶体管Tn21及内部电路130的NchMOS晶体管Tn(LSI)的衬底施加的衬底电压的控制器1121、以及对来自控制器1121的数字值进行DA转换并生成衬底电压的DA转换器122。另外，衬底电压控制块1120由数字电路构成，因为便于输入切换用的开关1114的切换控制以及偏移调整量运算控制。
本实施方式是在图10的半导体集成电路装置900中，在比较器COMP1的各个输入端IN1、IN2和漏电流检测用NchMOS晶体管Tn21的源极及VSS端之间设置输入切换用的开关1114的结构。另外，衬底电压控制块1120的控制器1121进一步具有输入切换用的开关1114的切换控制以及偏移调整量运算控制的功能。
图13是表示上述控制器1121的电路结构的图。
在图13中，控制器1121的结构包括由反相器1131及选择器1132构成，使比较器COMP1的输出信号的极性选择性反相的极性反相器1133、输入数据校正部1134、对寄存器2和寄存器13极性切换的切换器1135、以及在动作模式信号输入的同时输出模式切换信号1、模式切换信号2以及控制信号N/P，来控制各个电路的控制电路1136。
输入切换用的开关1114和极性反相器1133被模式切换信号1控制，选择器1135被模式切换信号2控制。
输入数据校正部1134的结构包括由可逆计数器1141和寄存器1142(寄存器1)构成并采用每次改变一个LSB(least significant bit，最低有效位)的逐次比较方法的衬底电压设定值生成部1143、由衬底电压设定上限值寄存器1144、衬底电压设定下限值寄存器1145、比较电路1146以及寄存器1147(寄存器2)构成的衬底电压设定值上限下限比较电路1148、用于暂时存储第一衬底电压设定值和第二衬底电压设定值的寄存器1149(寄存器11)和寄存器1150(寄存器12)、运算电路1151、以及用于存储运算结果的寄存器1152(寄存器13)。
下面，对如上述构成的半导体集成电路装置1100的动作进行说明。
用于生成漏电流检测用NchMOS晶体管Tn21的栅极电位Vg1的电路与图10的实施方式9完全相同。因此，以上述式(8)表示的内部电路130的NchMOS晶体管的漏电流和漏电流检测用NchMOS晶体管Tn21的漏电流的检测倍率的关系在本实施方式也成立。
由于半导体集成电路装置1100的衬底电压控制的整体动作与实施方式9相同故予以省略，以下说明偏移补偿动作。
首先，对在上述衬底电压控制动作中的比较器COMP1的DC偏移进行补偿的动作进行描述。
该动作通过求内部电路130不动作时的第一衬底电压设定值的动作(第一输入模式)、求第二衬底电压设定值的动作(第二输入模式)、以及求第三衬底电压设定值的动作(运算模式)而进行。
然后，通过使用以上述方式获得的第三衬底电压设定值来施加衬底电压，能够除去比较器COMP1的DC偏移。
如图13所示，输入切换用的开关1114具有将输入端A、B选择性连接到输出端C、D中的任何一个的功能。
在第一输入模式时，输入切换用的开关1114为A端与C端连接且B端与D端连接，极性反相器1133的选择器1132使比较器COMP1的输出信号直接通过。
比较器COMP1的输出信号被提供给作为衬底电压设定值生成部1143而起作用的可逆计数器1141。
首先，在开始衬底电压控制的动作之前，将可逆计数器1141的计数值以及寄存器1142(寄存器1)的值设为零(0)或是设定为上一次测定的值。接着，可逆计数器1141在此时被提供的比较器COMP1的输出信号为+1(“高”电平)的时候进行递增计数，在比较器COMP1的输出信号为-1(“低”电平)的时候进行递减计数，并将计数值存储在寄存器1。
使用比较电路对存储在输入数据校正部1134的衬底电压设定上限值及衬底电压设定下限值与寄存器1的值进行比较，寄存器1的值超过衬底电压设定上限值的时候将该衬底电压设定上限值输出，寄存器1的值低于衬底电压设定下限值的时候输出该衬底电压设定下限值，寄存器1的值在衬底电压设定下限值与衬底电压设定上限值之间的话，输出寄存器1的值。然后，将该输出的比较结果存储在寄存器1147中(寄存器2)。
通过模式切换信号2，使寄存器2的值从输入数据校正部1134通过选择器1135输入到DA转换器122。其结果，与寄存器2对应的衬底电压从DA转换器122被施加到漏电流检测用NchMOS晶体管Tn21的衬底和内部电路130的NchMOS晶体管的衬底。
也就是说，漏电流检测用NchMOS晶体管Tn21的源极电位如果比作为参考电位的VSS高，比较器COMP1输出-1(“低”电平)，可逆计数器递减计数，将计数值存储在寄存器1。比较电路1146对是否超过衬底电压设定上限值或下限值进行比较，将比较结果存储在寄存器2。然后，DA转换器122输出与寄存器2的值对应的衬底电压，降低漏电流检测用NchMOS晶体管Tn21的衬底电压(使其变深)。其结果，漏电流检测用NchMOS晶体管Tn21的阈值电压变大，NchMOS晶体管Tn21的源极电位降低。
相反地，漏电流检测用NchMOS晶体管Tn21的源极电位如果比作为参考电位的VSS低，比较器COMP1输出+1(高电平)，可逆计数器1141递增计数，将计数值存储在寄存器1中。比较电路1146对是否超过衬底电压设定上限值或下限值进行比较，将比较结果存储在寄存器2中。然后，DA转换器122输出与寄存器2的值对应的衬底电压，提高漏电流检测用NchMOS晶体管Tn21的衬底电压(使其变浅)。其结果，漏电流检测用NchMOS晶体管Tn21的阈值电压变小，NchMOS晶体管Tn21的源极电位提高。
以下，重复上述处理循环进行相同的动作，该动作持续到比较器COMP1的输出信号的极性反相为止。
换言之，衬底电压设定值生成部1143检测到比较器COMP1的输出信号的极性反相时，使寄存器1142(寄存器11)保持那时的计数值(此即为第一衬底电压设定值)。
然而，极性反相的检测必须考虑到信号电压微小的波动而谨慎地进行。
接着，控制输入切换用的开关1114，将A端连接D端并将B端连接C端，采用第二输入模式。
此时，极性反相器1133的选择器1132选择反相器1131的输出信号。也就是说，比较器COMP1的输出信号的极性反相的信号被提供给可逆计数器1141。
在这样的状态下，将衬底电压设定值生成部1143的可逆计数器1141的计数值恢复为零(0)，执行与第一输入模式相同的动作，或是执行从与第一输入模式获得的第一衬底电压设定值相同的计数值继续获得第二衬底电压设定值的动作。将作为其结果而获得的第二衬底电压设定值存储在寄存器1150(寄存器12)。
然后，从寄存器11及寄存器13取出第一及第二衬底电压设定值，通过运算电路1151取平均值来计算出第三衬底电压设定值，并将其存储在寄存器1152(寄存器13)。
该第三衬底电压设定值是在比较器COMP1完全没有DC偏移的时候的衬底电压设定值(也就是完全抵消比较器COMP1的DC偏移的衬底电压设定值)。
因此，在内部电路130的通常动作时，以模式切换信号2控制选择器，使用寄存器13的第三衬底电压设定值而对内部电路130的衬底电压进行控制，由此能够完全抵消比较器COMP1的DC偏移，使控制衬底电压的精度大幅提高。
这样，根据本实施方式，在比较器COMP1的各个输入端IN1、IN2和NchMOS晶体管Tn21的源极及VSS端之间设置输入切换用的开关1114，并在内部电路130不动作的时候使用输入切换用的开关1114在NchMOS晶体管Tn21的源极及VSS端和比较器COMP1的各个输入端之间进行切换，由此进行两次的衬底电压调整，将衬底电压设定值分别存储在控制器1121内部的寄存器1和寄存器2，分别对衬底电压设定值取平均值并存储在寄存器3，在内部电路130的一般动作时，使用寄存器3的衬底电压设定值控制内部电路的衬底电压，从而能够完全抵消比较器COMP1的DC偏移，使控制衬底电压的精度提高。由此，使更高精度的漏电流检测成为可能。
(实施方式12)实施方式12是将比较器的DC偏移抵消适用于使用了漏电流检测用PchMOS晶体管的漏电流检测电路的例子。
图14是表示本发明实施方式12的半导体集成电路装置的结构的图。本实施方式是适用于具备PchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图11至图13相同的结构部分赋予相同标号并省略重复部分的说明。
在图14，半导体集成电路装置1200包括PchMOS晶体管的漏电流检测块1210、进行衬底电压控制的衬底电压控制块1120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置1200对于等效地表示出内部电路130的PchMOS晶体管Tp(LSI)，采用了使用由漏极被连接到低电位端电源电压VSS、源极被连接到恒流源，且衬底电压被衬底电压控制块1120控制的漏电流检测用PchMOS晶体管Tp71构成的源输出电路的基本结构。
漏电流检测块1210的结构是包括参考电压生成电路1011、电流镜电路212以及漏电流检测电路1213。漏电流检测块1210使用电流镜电路212将漏电流检测电路1213的漏电流检测用PchMOS晶体管Tp71的漏电流值任意放大，同时使用由漏电流检测用PchMOS晶体管Tp71构成的源输出电路，通过与参考电位的电位比较而检测所述漏电流检测用PchMOS晶体管Tp71的源极电位，使漏电流的检测、判定变得容易。另外，该结构为，在漏电流检测电路1213不动作的时候，不会有贯通电流流过漏电流检测电路1213。
漏电流检测电路1213的结构包括漏极被连接到低电位端电源电压VSS且源极被连接到恒流源，并在栅极接收电位Vg11，衬底电压被衬底电压控制块1120控制的漏电流检测用PchMOS晶体管Tp71、源极被连接到比高电位端电源电压VDD还要高电位的低电位端电源电压VDD2，漏极被连接到漏电流检测用PchMOS晶体管Tp71的恒流源PchMOS晶体管Tp72、对漏电流检测用PchMOS晶体管Tp71的源极电位与作为参考电位的VDD电位进行比较的比较器COMP2、被设置在比较器COMP2的各个输入端IN1、IN2和漏电流检测用PchMOS晶体管Tp71的源极及VDD端之间，并在内部电路130不动作的时候在漏电流检测用PchMOS晶体管Tp71的源极及VSS端和比较器COMP2的各个输入端之间进行切换的输入切换用的开关1114、以及源极被连接到低电位端电源电压VSS且漏极被连接到比较器COMP2，并在栅极通过反相器电路G53接收来自控制器1121的控制信号P的NchMOS晶体管Tn61。
也就是说，漏电流检测电路1213采用的结构是在图11的漏电流检测电路1013的漏电流检测用PchMOS晶体管Tp71的源极和比较器COMP2之间具备被设置在比较器COMP2的各个输入端IN1、IN2和漏电流检测用PchMOS晶体管Tp71的源极及VDD端之间，并在内部电路130不动作的时候在漏电流检测用PchMOS晶体管Tp71的源极及VDD端和比较器COMP2的各个输入端之间进行切换的输入切换用的开关1114。上述输入切换用的开关1114的电路结构与图13相同。
本实施方式只是NchMOS晶体管与PchMOS晶体管交换，动作原理与图12所示的电路完全相同。换言之，在图11的实施方式10的基本动作中添加与在图12及图13描述的动作相同的偏移补偿动作。
因此，与实施方式10同样地，在本实施方式12中，因为能够以任意的倍率增加漏电流检测用PchMOS晶体管Tp71的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易。除了该效果之外，与实施方式11同样地，能够完全抵消比较器COMP2的DC偏移，将控制衬底电压的精度大幅提高。
(实施方式13)实施方式13是适于使用了其他的漏电流检测电路作为漏电流检测块的漏电流检测电路的例子。
图15是表示本发明实施方式13的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图1及图10相同的结构部分赋予相同标号并省略重复部分的说明。
在图15，半导体集成电路装置1300包括NchMOS晶体管的漏电流检测块1310、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置1300对于等效地表示出内部电路130的NchMOS晶体管Tn(LSI)，采用由比较器对源极被连接到VSS，栅极与漏极连接并连接到恒流源，且衬底电压被衬底电压控制块120控制的漏电流检测用NchMOS晶体管Tn31的漏极电位与电流镜电路112的电压放大输出电位进行电位比较的基本结构。
漏电流检测块1310的结构是包括参考电压生成电路111、电流镜电路112以及漏电流检测电路1313。
漏电流检测电路1313的结构包括源极被连接到高电位端电源电压VDD且漏极被连接到漏电流检测用NchMOS晶体管Tn31的恒流源PchMOS晶体管Tp31、使栅极与漏极共用并连接到恒流源PchMOS晶体管Tp31，并将源极连接到低电位端电源电压VSS的漏电流检测用NchMOS晶体管Tn31、对漏电流检测用NchMOS晶体管Tn31的漏极电位与电流镜电路112的电压放大输出电位Vg1进行比较的比较器COMP1、以及源极被连接到高电位端电源电压VDD且漏极被连接到比较器COMP1，在栅极通过反相器G5接收来自控制器121的控制信号N的PchMOS晶体管Tp111。
下面，对如上述构成的半导体集成电路装置1300的衬底电压控制动作进行说明。由于整体动作与实施方式1相同，故省略其说明，并对不同动作进行说明。
漏电流检测电路的结构与图1所示的实施方式1不同，使漏电流检测用NchMOS晶体管Tn31的栅极与漏极共用并连接到恒流源PchMOS晶体管Tp31，而源极连接到VSS。其结构为，使用比较器对漏电流检测用NchMOS晶体管Tn31的漏极电位与作为参考电位的Vg1进行比较的结构。作为电源电压，比VDD和VSS低的电压VSS2被施加到比较器COMP1。在内部电路130中，VSS被连接到多个NchMOS晶体管的源极。比较器COMP1的输出被输入到衬底电压控制块120。
比较器COMP1由比较器和运算放大器构成，如果漏电流检测用NchMOS晶体管Tn31的漏极电位高于作为参考电位的Vg1，输出高电平的检测信号N。衬底电压控制块120进行与实施方式1相同的动作，输出衬底电压，提高漏电流检测用NchMOS晶体管Tn31的衬底电压(使其变浅)。其结果，漏电流检测用NchMOS晶体管Tn31的阈值电压变小，漏极电位降低。相反地，如果源极电位低于作为参考电压的Vg1，比较器COMP1输出低电平的检测信号N，衬底电压控制块120进行动作以降低漏电流检测用NchMOS晶体管Tn31的衬底电压(使其变深)。其结果，漏电流检测用NchMOS晶体管Tn31的阈值电压变大，漏极电位上升。
生成漏电流检测用NchMOS晶体管Tn31的栅极电位的电路由与实施方式1相同的参考电压生成电路111和电流镜电路112构成。因此，以上述式(8)表示的内部电路的NchMOS晶体管Tn(LSI)的漏电流和漏电流检测用NchMOS晶体管Tn31的漏电流的检测倍率的关系在本实施方式也成立。
由于根据上述的电路结构能够以任意的倍率增加漏电流检测用NchMOS晶体管Tn31的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易。
(实施方式14)实施方式14是适于使用了其他的漏电流检测电路作为漏电流检测块的漏电流检测电路的例子。
图16是表示本发明实施方式14的半导体集成电路装置的结构的图。本实施方式是适用于具备PchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图3相同的结构部分赋予相同标号并省略重复部分的说明。
在图16，半导体集成电路装置1400包括PchMOS晶体管的漏电流检测块1410、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置1400对于等效地表示出内部电路130的PchMOS晶体管Tp(LSI)，采用由比较器对源极被连接到VDD，栅极与漏极连接并连接到恒流源，且衬底电压被衬底电压控制块120控制的漏电流检测用PchMOS晶体管Tp81的漏极电位与电流镜电路212的电压放大输出电位进行电位比较的基本结构。
漏电流检测块1410的结构是包括参考电压生成电路211、电流镜电路212以及漏电流检测电路1413。
漏电流检测电路1413的结构包括源极被连接到低电位端电源电压VSS且漏极被连接到漏电流检测用PchMOS晶体管Tp81的恒流源NchMOS晶体管Tn81；使栅极与漏极共用并连接到恒流源NchMOS晶体管Tn81，并将源极连接到高电位端电源电压VDD的漏电流检测用PchMOS晶体管Tp81；对漏电流检测用PchMOS晶体管Tp81的漏极电位与电流镜电路212的电压放大输出电位Vg11进行比较的比较器COMP2；以及源极被连接到低电位端电源电压VSS且漏极被连接到比较器COMP2，在栅极通过反相器G54接受来自控制器121的控制信号P的NchMOS晶体管Tn61。
本实施方式只是NchMOS晶体管与PchMOS晶体管交换，动作原理与图15所示的电路完全相同。因此，与实施方式13同样地，在本实施方式14中，因为能够以任意的倍率增加漏电流检测用PchMOS晶体管Tp81的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易。
上述的实施方式13和实施方式14为适用于使用使栅极与漏极共用的漏电流检测用MOS晶体管与比较器的阈值电压控制电路的例子。另外也能够将使用使栅极与漏极共用的漏电流检测用MOS晶体管与比较器的结构适用于由图4及图5的实施方式3及实施方式4所示的使用运算放大器的电压放大电路与图6至图9的实施方式5至实施方式8所示的参考电压放大电路组合而成的结构，能够获得相同的效果。
(实施方式15)实施方式15是适于使用了其他的漏电流检测电路作为漏电流检测块的漏电流检测电路的例子。
图17是表示本发明实施方式15的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图12及图15相同的结构部分赋予相同标号并省略重复部分的说明。
在图17，半导体集成电路装置1500包括NchMOS晶体管的漏电流检测块1510、进行衬底电压控制的衬底电压控制块1120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置1500对于等效地表示出内部电路130的NchMOS晶体管Tn(LSI)，采用由比较器对源极被连接到VSS，栅极与漏极连接并连接到恒流源，且衬底电压被衬底电压控制块1120控制的漏电流检测用NchMOS晶体管Tn31的漏极电位与电流镜电路112的电压放大输出电位进行电位比较的基本结构。
漏电流检测块1510的结构是包括参考电压生成电路111、电流镜电路112以及漏电流检测电路1513。
漏电流检测电路1513的结构是在图15的漏电流检测电路1513中进一步在漏电流检测用NchMOS晶体管Tn31的漏极电位及作为参考电位的Vg1和比较器COMP1的输入IN1、IN2之间插入在各个输入端之间进行切换的输入切换用的开关1114。输入切换用的开关1114的结构与图13相同。
衬底电压控制块1120的电路结构及衬底电压控制动作与图15的实施方式13完全相同，抵消比较器COMP1的DC偏移的方法则与实施方式11完全相同。
另外，生成漏电流检测用NchMOS晶体管Tn31的栅极电位的电路由与实施方式1相同的参考电压生成电路111和电流镜电路112构成。因此，以上述式(8)表示的内部电路的NchMOS晶体管Tn(LSI)的漏电流和漏电流检测用NchMOS晶体管Tn31的漏电流的检测倍率的关系在本实施方式也成立。
因此，与实施方式13同样地，在本实施方式中，因为能够以任意的倍率增加漏电流检测用NchMOS晶体管Tn31的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易。除了该效果之外，与实施方式11同样地，能够完全抵消比较器COMP1的DC偏移，将控制衬底电压的精度大幅提高。
(实施方式16)实施方式16是适于使用了其他的漏电流检测电路作为漏电流检测块的漏电流检测电路的例子。
图18是表示本发明实施方式16的半导体集成电路装置的结构的图。本实施方式是适用于具备PchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图14及图16相同的结构部分赋予相同标号并省略重复部分的说明。
在图18，半导体集成电路装置1600包括PchMOS晶体管的漏电流检测块1610、进行衬底电压控制的衬底电压控制块1120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置1600对于等效地表示出内部电路130的PchMOS晶体管Tp(LSI)，采用由比较器对源极被连接到VDD，栅极与漏极连接并连接到恒流源，且衬底电压被衬底电压控制块1120控制的漏电流检测用PchMOS晶体管Tp81的漏极电位与电流镜电路212的电压放大输出电位进行电位比较的基本结构。
漏电流检测块1610的结构是包括参考电压生成电路211、电流镜电路212以及漏电流检测电路1613。
漏电流检测电路1613的结构是在图16的漏电流检测电路1413中进一步在漏电流检测用PchMOS晶体管Tp81的漏极电位及作为参考电位的Vg11和比较器COMP2的输入IN1、IN2之间插入对各个输入端之间进行切换的输入切换用的开关1114。输入切换用的开关1114的结构与图13相同。
衬底电压控制块1120的电路结构及衬底电压控制动作与图16的实施方式14完全相同，抵消比较器COMP2的DC偏移的方法则与实施方式12完全相同。
本实施方式只是NchMOS晶体管与PchMOS晶体管交换，动作原理与图17所示的电路完全相同。因此，与实施方式14同样地，在本实施方式16中，因为能够以任意的倍率增加漏电流检测用PchMOS晶体管Tp81的检测电流值，使得漏电流的检测以及与目标电流值的比较、判定变得非常容易。除了该效果之外，与实施方式12同样地，能够完全抵消比较器COMP2的DC偏移，能够将控制衬底电压的精度大幅提高。
上述的实施方式15和实施方式16为适用于使用使栅极与漏极共用的漏电流检测用MOS晶体管与比较器的阈值电压控制电路的例子。另外也能够将使用使栅极与漏极共用的漏电流检测用MOS晶体管与比较器的结构适用于由图4及图5的实施方式3及实施方式4所示的使用运算放大器的电压放大电路与图6至图9的实施方式5至实施方式8所示的参考电压放大电路组合而成的结构，能够获得相同的效果。
(实施方式17)实施方式17是使电流镜电路的电流放大率为可变的例子。
图19是表示本发明实施方式17的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图1相同的结构部分赋予相同标号并省略重复部分的说明。
在图19，半导体集成电路装置1700包括NchMOS晶体管的漏电流检测块1710、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置1700为了对等效地表示出内部电路130的NchMOS晶体管Tn(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用NchMOS晶体管Tn1的基本结构。
漏电流检测块1710的结构是包括电流镜电路1712以及漏电流检测电路113A。漏电流检测块1710使用电流镜电路1712将漏电流检测电路113A的漏电流检测用NchMOS晶体管Tn1的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路113A不动作的时候，不会有贯通电流流过漏电流检测电路113A。
电流镜电路1712采用的结构是在图1的电流镜电路112进一步添加NchMOS晶体管Tn13和开关SW1及开关SW2。
另外，漏电流检测电路113A采用的结构是，以与图1的漏电流检测电路113的PchMOS晶体管Tp1并行的方式添加PchMOS晶体管Tp101和开关SW4。
在上述的结构中，通过将开关SW1和SW2接通/断开，能够使电流镜电路的成对的MOS晶体管的NchMOS晶体管Tn4与Tn3及Tn13的沟道宽度的比改变，或是改变电流镜电路的级数，使电流放大率为可变。另外，通过根据电流镜电路1712的电流放大率切换开关SW4，调整由PchMOS晶体管Tp101构成的恒流源的电流值，能够也根据放大率调整电流值。例如，在电源电压高的时候，通过使电流放大率变小，并将阈值电压设定得低，能够形成适合于高速动作的NchMOS晶体管。相反地，在电源电压低的时候，通过使电流放大率变大，并将阈值电压设定得高，能够形成适合于低功耗动作的NchMOS晶体管。
如上述，虽然说明了NchMOS晶体管的衬底电压控制块，但同样适用于由PchMOS晶体管构成的阈值电压控制电路、其他结构的参考电位算出电路、或由其他结构的漏电流检测电路构成的阈值电压控制电路。
(实施方式18)实施方式18是使电压放大电路的电流放大率为可变的例子。
图20是表示本发明实施方式18的半导体集成电路装置的结构的图。本实施方式是适用于具备NchMOS晶体管的漏电流检测电路、衬底电压控制块以及内部电路的半导体集成电路装置的例子。对于与图4相同的结构部分赋予相同标号并省略重复部分的说明。
在图20，半导体集成电路装置1800包括NchMOS晶体管的漏电流检测块1810、进行衬底电压控制的衬底电压控制块120、以及在半导体衬底上具有多个MOS晶体管的内部电路130；半导体集成电路装置1800为了对等效地表示出内部电路130的NchMOS晶体管Tn(LSI)进行漏电流检测，采用了使用将漏极连接到恒流源的漏电流检测用NchMOS晶体管Tn1的基本结构。
漏电流检测块1810的结构是包括参考电压生成电路111、电压放大电路1820以及漏电流检测电路113A。漏电流检测块1810使用电压放大电路1820将漏电流检测电路113A的漏电流检测用NchMOS晶体管Tn1的漏电流值任意放大，使漏电流的检测、判定变得容易。并且，由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的波动。另外，该结构为，在漏电流检测电路113不动作的时候，不会有贯通电流流过漏电流检测电路113。
电压放大电路1820采用的结构是，在图4的电压放大电路320以与电阻R2并行的方式进一步添加电阻R3及开关SW3。另外，漏电流检测电路113A采用的结构是，以与图1的漏电流检测电路113的PchMOS晶体管Tp1并行的方式添加PchMOS晶体管Tp101和开关SW4。
通过将开关SW3接通/断开，使电压放大电路1820的输入电阻值与输出电阻值的比改变，由此能够根据电源电压任意变更电压放大率。另外，通过根据电压放大电路1820的电流放大率切换开关SW4，调整由PchMOS晶体管Tp101构成的恒流源的电流值，也能够根据放大率调整电流值。例如，在电源电压高的时候，通过使电压放大率变小，并将阈值电压设定得低，能够形成适合于高速动作的NchMOS晶体管。相反地，在电源电压低的时候，通过使电压放大率变大，并将阈值电压设定得高，能够形成适合于低功耗动作的NchMOS晶体管。
如上述，虽然说明了NchMOS晶体管的衬底电压控制块，但同样适用于由PchMOS晶体管构成的阈值电压控制电路、其他结构的参考电位算出电路、或由其他结构的漏电流检测电路构成的阈值电压控制电路。
(实施方式19)实施方式19是使用NchMOS晶体管的阈值电压控制电路与PchMOS晶体管的阈值电压控制电路双方，分别对在内部电路中构成CMOS电路的PchMOS晶体管与NchMOS晶体管的衬底电压进行控制的例子。
图21是表示本发明实施方式19的半导体集成电路装置的结构的图。对于与图1至图18相同的结构部分赋予相同标号并省略重复部分的说明。
在图21，半导体集成电路装置1900包括NchMOS晶体管的漏电流检测块1910及衬底电压控制块1920、PchMOS晶体管的漏电流检测块2010及衬底电压控制块2020、以及内部电路130；半导体集成电路1900对构成内部电路130的NchMOS晶体管及PchMOS晶体管的阈值电压进行控制。
不用说，漏电流检测块1910、2010及衬底电压控制块1920、2020能够以上述各个实施方式1至18的漏电流检测块或衬底电压控制块中的任何一种组合进行动作。
如上述，根据本实施方式，即使在CMOS电路也能够获得相同的效果，能够提高漏电流检测用NchMOS晶体管及漏电流检测用PchMOS晶体管的检测电位的检测灵敏度及响应。另外，通过适用于使用这样的CMOS电路的内部电路，能够同时且以最佳方式对PchMOS晶体管与NchMOS晶体管的阈值电压进行控制。
(实施方式20)图22是表示具有本发明实施方式20的阈值电压控制功能的电子装置的结构的方框图。
在图22，电子装置3000的结构包括电源装置3100以及具有阈值电压控制功能的半导体集成电路装置3200。电源装置3100的结构包括由电池或AC-DC转换器等构成的电力供给源3110、输入电力供给源3110生成的电源电压的电源输入端3111、3112、接通/断开电源电压的电源开关3120、以及将电力供给源3110的电源电压转换成具有阈值电压控制功能的半导体集成电路装置3200所需要的电压，或是生成并提供该电压的电压控制装置3130。
半导体集成电路装置3200是从电源装置3100的电压控制装置3130接受电源电压VDD、VSS、VDD2、VSS2的提供的LSI装置。半导体集成电路装置3200可单独或组合使用上述各实施方式1至19中详述的半导体集成电路装置100～1900。因此，将在各实施方式1～19中描述的半导体集成电路装置100～1900所具有的优异效果，即，实现具有任意设定的漏电流检测倍率不取决于电源电压、温度或是制造偏差，并且易于检测漏电流，对衬底电压控制的响应快速的漏电流检测电路的半导体集成电路装置3200，并将其组装在电子装置3000，能够期待电子装置3000的性能(尤其是节电)提升的效果。
使用电池作为电力供给源3110的电子装置3000作为使用时间长的便携式机器非常有效。另外，使用AC-DC转换器作为电力供给源3110的电子装置，能够充分期待其节电效果。
上述说明是本发明的优选实施方式的例证，本发明的范围不限于此。
另外，虽然在本实施方式中使用半导体集成电路装置及电子装置的名称，但这是为了方便说明，不用说也可以是阈值电压控制电路装置、半导体集成电路、便携式电子机器、衬底电压控制方法等。
再有，构成上述半导体集成电路装置的各个电路部分，例如比较部等的种类、数量以及连接方法等不限于上述的实施方式。
上述的各个实施方式也可以在衬底被电气性分隔的多个电路块的每一个进行。
另外，不仅仅是在一般的硅衬底上构成的MOS晶体管，对于由SOI(Silicon On Insulator，硅-绝缘体)结构的MOS晶体管构成的半导体集成电路也能够实施。
如上述，根据本发明能够以较小的面积实现半导体集成电路装置，该半导体集成电路装置对由任意设定的漏电流检测倍率不取决于电源电压、温度或制造偏差，且易于检测，对衬底电压控制的响应快速的漏电流检测电路构成的MIS晶体管的阈值电压进行控制。
另外，漏电流检测电路的低功耗化也成为可能。再有，也能够对任意的系统时钟频率或电源电压任意设定阈值电压。
因此，本发明的控制晶体管的阈值电压的半导体集成电路装置及电子装置能够使漏电流检测用MOS晶体管的检测电流值增加，使得漏电流的检测以及与目标值的比较、判定变得非常容易，并且由于能够提高对衬底电压控制的响应的速度，从而能够抑制衬底电压的变动。并且，通过将连接到MOS晶体管的恒流源的电流设定得大，能够以较小的面积构成恒流源。另外，通过对构成漏电流检测电路的恒流源的电路插入以控制信号控制的MOS晶体管开关，能够将漏电流检测电路不动作时的消耗功率抑制得低。因此，不仅仅是作为对以低电源电压动作的半导体集成电路以及电子装置的阈值电压的偏差进行控制的手段极为有效，作为根据变化的电源电压而使阈值电压任意变化的手段也非常有效。
本发明不局限于上述的实施例，并且在不背离本发明的范围的情况下，可以对本发明加以各种修改和变更。
本申请基于2005年10月13日提交的日本专利申请No.2005-299209和2006年6月26日提交的日本专利申请No.2006-175899，其全部内容在此引入以供参考。
权利要求
1.一种半导体集成电路装置，包括参考电位生成电路；电流镜电路，将以所述参考电位生成电路的输出电位作为栅极电位的MIS晶体管的漏极电流放大或削弱至任意倍率的电流值；以及漏电流检测电路，由以所述电流镜电路的输出电位作为栅极电位的MIS晶体管构成。
2.一种半导体集成电路装置，包括参考电位生成电路；电压放大电路，将所述参考电位生成电路的输出电位放大或削弱至任意倍率的电位；以及漏电流检测电路，由以所述电压放大电路放大的电位作为栅极电位的MIS晶体管构成。
3.一种半导体集成电路装置，包括；第一的第一导电型MIS晶体管，源极被连接到第一电源；第二的第一导电型MIS晶体管，源极被连接到所述第一的第一导电型MIS晶体管的漏极，漏极被连接到第一电流源，且栅极被连接到所述第一的第一导电型MIS晶体管的栅极及所述第一电流源；以及电流镜电路，将源极被连接到所述第一电源，且以所述第一的第一导电型MIS晶体管的漏极电位作为栅极电位的第三的第一导电型MIS晶体管的漏极电流，放大或削弱至任意倍率的电流值，其中，使所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一及第二的第一导电型MIS晶体管的阈值电压，以使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作。
4.一种半导体集成电路装置，包括第一的第一导电型MIS晶体管，源极被连接到第一电源；第二的第一导电型MIS晶体管，源极被连接到所述第一的第一导电型MIS晶体管的漏极，漏极被连接到第一电流源，且栅极被连接到所述第一的第一导电型MIS晶体管的栅极及所述第一电流源；以及电压放大电路，将所述第一的第一导电型MIS晶体管的漏极电位放大或削弱至任意倍率的电位，其中，使所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一及第二的第一导电型MIS晶体管的阈值电压，以使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作。
5.一种半导体集成电路装置，包括第一的第一导电型MIS晶体管，源极被连接到第一电源；第二的第一导电型MIS晶体管，源极被连接到所述第一的第一导电型MIS晶体管的漏极，且漏极被连接到第一电流源；第四的第一导电型MIS晶体管，源极被连接到所述第一电源，使栅极与漏极共用，连接到所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管各自的栅极及第二电流源；以及电流镜电路，将源极被连接到所述第一电源，且以所述第一的第一导电型MIS晶体管的漏极电位作为栅极电位的第三的第一导电型MIS晶体管的漏极电流放大或削弱至任意倍率的电流值，其中，使所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管和所述第四的第一导电型MIS晶体管的栅极电位和所述第一电源的电位的差的绝对值等于或小于所述第一、第二及第四的第一导电型MIS晶体管的阈值电压，以使所述第一、第二及第四的第一导电型MIS晶体管在亚阈值区动作。
6.一种半导体集成电路装置，包括第一的第一导电型MIS晶体管，源极被连接到第一电源；第二的第一导电型MIS晶体管，源极被连接到所述第一的第一导电型MIS晶体管的漏极，且漏极被连接到第一电流源；第四的第一导电型MIS晶体管，源极被连接到所述第一电源，使栅极与漏极共用，连接到所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管各自的栅极及第二电流源；以及电压放大电路，将所述第一的第一导电型MIS晶体管的漏极电位放大或削弱至任意倍率的电位，其中，使所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管和所述第四的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一、第二及第四的第一导电型MIS晶体管的阈值电压，以使所述第一、第二及第四的第一导电型MIS晶体管在亚阈值区动作。
7.一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路供给衬底电压，从而控制该内部电路的MIS晶体管的阈值电压；参考电位生成电路；电流镜电路，将以所述参考电位生成电路的输出电位作为栅极电流的MIS晶体管的漏极电位放大或削弱至任意倍率的电流值；以及漏电流检测电路，由所述衬底电压控制块提供所述衬底电压，且以所述电流镜电路的输出电位作为栅极电位的MIS晶体管构成，其中，通过将所述漏电流检测电路的输出信号输入所述衬底电压控制块来控制阈值电压。
8.一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路供给衬底电压，从而控制该内部电路的MIS晶体管的阈值电压；参考电位生成电路；电压放大电路，将所述参考电位生成电路的输出电位放大或削弱至任意倍率的电位；以及漏电流检测电路，由所述衬底电压控制块提供所述衬底电压，且以所述电压放大电路放大或削弱的电位作为栅极电位的MIS晶体管构成，其中，通过将所述漏电流检测电路的输出信号输入所述衬底电压控制块来控制阈值电压。
9.一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，从而控制该内部电路的第一导电型MIS晶体管的阈值电压；参考电位生成电路，由第一的第一导电型MIS晶体管和第二的第一导电型MIS晶体管构成，从所述第一的第一导电型MIS晶体管的漏极生成稳定的参考电位，第一的第一导电型MIS晶体管的源极被连接到第一电源，第二的第一导电型MIS晶体管的源极被连接到所述第一的第一导电型MIS晶体管的漏极，漏极被连接到第一电流源，且栅极被连接到所述第一的第一导电型MIS晶体管的栅极及所述第一电流源；电流镜电路，将源极被连接到所述第一电源并以所述参考电位作为栅极电位的第三的第一导电型MIS晶体管的漏极电流放大或削弱至任意倍率的电流值；第五的第一导电型MIS晶体管，其栅极与漏极连接，并流过所述电流镜电路放大的电流值；以及漏电流检测用第一导电型MIS晶体管，源极被连接到所述第一电源，漏极被连接到第三电流源，对栅极施加所述第五的第一导电型MIS晶体管的漏极电位，由所述衬底电压控制块控制衬底电压，其中，使所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一及第二的第一导电型MIS晶体管的阈值电压，以使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作，通过将基于所述漏电流检测用第一导电型MIS晶体管的漏极电位变动的信号输入所述衬底电压控制块而控制阈值电压。
10.一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，从而控制该内部电路的第一导电型MIS晶体管的阈值电压；参考电位生成电路，由第一的第一导电型MIS晶体管和第二的第一导电型MIS晶体管构成，从所述第一的第一导电型MIS晶体管的漏极生成稳定的参考电位，第一的第一导电型MIS晶体管的源极被连接到第一电源，第二的第一导电型MIS晶体管的源极被连接到所述第一的第一导电型MIS晶体管的漏极，漏极被连接到第一电流源，且栅极被连接到所述第一的第一导电型MIS晶体管的栅极及所述第一电流源；电压放大电路，将所述参考电位放大或削弱至任意倍率的电位；以及漏电流检测用第一导电型MIS晶体管，源极被连接到所述第一电源，漏极被连接到第三电流源，对栅极施加由所述电压放大电路放大的电位，由所述衬底电压控制块控制衬底电压，其中，使所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一及第二的第一导电型MIS晶体管的阈值电压，以使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作，通过将基于所述漏电流检测用第一导电型MIS晶体管的漏极电位变动的信号输入所述衬底电压控制块，来控制阈值电压。
11.一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，从而控制该内部电路的第一导电型MIS晶体管的阈值电压；参考电位生成电路，由第一的第一导电型MIS晶体管、第二的第一导电型MIS晶体管、以及第四的第一导电型MIS晶体管构成，从所述第一的第一导电型MIS晶体管的漏极生成稳定的参考电位，第一的第一导电型MIS晶体管的源极被连接到第一电源，第二的第一导电型MIS晶体管的源极被连接到所述第一的第一导电型MIS晶体管的漏极且漏极被连接到第一电流源，第四的第一导电型MIS晶体管的源极被连接到所述第一电源，使栅极与漏极共用，连接到所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管各自的栅极及第二电流源；电流镜电路，将源极被连接到所述第一电流源并以所述参考电位作为栅极电位的第三的第一导电型MIS晶体管的漏极电流放大或削弱至任意倍率的电流值；第五的第一导电型MIS晶体管，其栅极和漏极连接，流过所述电流镜电路放大的电流值；以及漏电流检测用第一导电型MIS晶体管，源极被连接到所述第一电源，漏极被连接到第三电流源，对栅极施加所述第五的第一导电型MIS晶体管的漏极电位，由所述衬底电压控制块控制衬底电压，其中，使所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管和所述第四的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一、第二及第四的第一导电型MIS晶体管的阈值电压，以使所述第一及第二的第一导电型MIS晶体管在亚阈值区动作，通过将基于所述漏电流检测用第一导电型MIS晶体管的漏极电位变动的信号输入所述衬底电压控制块而控制阈值电压。
12.一种半导体集成电路装置，包括内部电路，在半导体衬底上具有多个MIS晶体管；衬底电压控制块，对所述内部电路提供衬底电压，并控制该内部电路的第一导电型MIS晶体管的阈值电压；参考电位生成电路，由第一的第一导电型MIS晶体管、第二的第一导电型MIS晶体管、以及第四的第一导电型MIS晶体管构成，从所述第一的第一导电型MIS晶体管的漏极生成稳定的参考电位，第一的第一导电型MIS晶体管的源极被连接到第一电源，第二的第一导电型MIS晶体管的源极被连接到所述第一的第一导电型MIS晶体管的漏极且漏极被连接到第一电流源，第四的第一导电型MIS晶体管的源极被连接到所述第一电源，使栅极与漏极共用，从而连接到所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管各自的栅极及第二电流源；电压放大电路，将所述参考电位放大或削弱至任意倍率的电位；以及漏电流检测用第一导电型MIS晶体管，源极被连接到所述第一电源，漏极被连接到第三电流源，对栅极施加以所述电压放大电路放大的电位，由所述衬底电压控制块控制衬底电压，其中，使所述第一的第一导电型MIS晶体管和所述第二的第一导电型MIS晶体管和所述第四的第一导电型MIS晶体管的栅极电位与所述第一电源的电位的差的绝对值等于或小于所述第一、第二及第四的第一导电型MIS晶体管的阈值电压，以使所述第一、第二及第四的第一导电型MIS晶体管在亚阈值区动作，通过将基于所述漏电流检测用第一导电型MIS晶体管的漏极电位变动的信号输入所述衬底电压控制块而控制阈值电压。
13.如权利要求7所述的半导体集成电路装置，其中，还包括通过控制信号而将驱动所述漏电流检测用第一导电型MIS晶体管的电流路径切断的电路。
14.如权利要求7所述的半导体集成电路装置，其中，所述漏电流检测用第一导电型MIS晶体管构成漏极被连接到高电位端电源或低电位端电源，源极被连接到电流源，且由所述衬底电压控制块控制衬底电压的源输出电路，并且，还包括对所述漏电流检测用第一导电型MIS晶体管的源极电位与事先决定的参考电位进行比较的比较器。
15.如权利要求14所述的半导体集成电路装置，包括开关，设置于所述比较器的第一及第二输入端和所述漏电流检测用第一导电型MIS晶体管的源极及参考电位端之间；以及输入数据校正单元，在所述内部电路不动作的时候，通过在所述漏电流检测用第一导电型MIS晶体管的源极及参考电位端和所述比较器的各个输入端之间切换所述开关，由此将衬底电压调整两次，取各个衬底电压设定值的平均，在所述内部电路的一般动作时，基于已取所述平均的衬底电压设定值来生成衬底电压，由此校正所述比较器的DC偏移。
16.如权利要求7所述的半导体集成电路装置，其中，所述漏电流检测用第一导电型MIS晶体管构成源极被连接到低电位端电源或高电位端电源，其栅极与漏极连接且连接到电流源，由所述衬底电压控制块控制衬底电压的电路，并且，还包括对所述漏电流检测用第一导电型MIS晶体管的漏极电位和所述电流镜电路或所述电压放大电路的输出进行比较的比较器。
17.如权利要求16所述的半导体集成电路装置，包括开关，设置于所述比较器的第一及第二输入端和所述漏电流检测用第一导电型MIS晶体管的漏极电位及所述电流镜电路或所述电压放大电路的输出端之间；以及输入数据校正单元，在所述内部电路不动作的时候，通过在所述漏电流检测用第一导电型MIS晶体管的漏极电位及所述电流镜电路或所述电压放大电路的输出端和所述比较器的各个输入端之间切换所述开关，由此将衬底电压调整两次，取各个衬底电压设定值的平均，在所述内部电路的一般动作时，基于已取所述平均的衬底电压设定值来生成衬底电压，由此校正所述比较器的DC偏移。
18.如权利要求3所述的半导体集成电路装置，其中，将所述第二的第一导电型MIS晶体管的衬底连接到所述第二的第一导电型MIS晶体管的源极。
19.如权利要求3的半导体集成电路装置，其中，所述第一导电型MIS晶体管为NchMIS晶体管，所述第一电源为低电位端电源。
20.如权利要求3所述的半导体集成电路装置，其中，所述第一导电型MIS晶体管为PchMIS晶体管，所述第一电源为高电位端电源。
21.如权利要求1所述的半导体集成电路装置，其中，包括使所述电流镜电路的电流放大率为可变的单元。
22.如权利要求2所述的半导体集成电路装置，其中，包括使所述电压放大电路的电压放大率为可变的单元。
23.如权利要求7的半导体集成电路装置，其中，所述内部电路包括CMIS电路；所述衬底电压控制块对所述CMIS电路的NchMIS晶体管及PchMIS晶体管的阈值电压进行控制；以及所述漏电流检测电路包括漏电流检测用NchMIS晶体管以及漏电流检测用PchMIS晶体管。
24.一种电子装置，包括电源装置；以及具有阈值电压控制功能的半导体集成电路装置，其中，所述半导体集成电路由权利要求7所述的半导体集成电路装置构成。
全文摘要
具有任意设定的漏电流检测倍率不取决于电源电压、温度或制造偏差，且易于检测漏电流的漏电流检测电路的半导体集成电路装置以及电子装置。半导体集成电路装置(100)从两个NchMIS晶体管的中间取出稳定的电位V
文档编号G05F3/16GK1948974SQ20061013611
公开日2007年4月18日 申请日期2006年10月11日 优先权日2005年10月13日
发明者伊藤稔 申请人:松下电器产业株式会社