专利名称：纯mos结构高精度电压基准源的制作方法
技术领域：
纯MOS结构高精度电压基准源
技术领域：
本实用新型属于模拟集成基准源电路技术领域，具体涉及一种纯MOS结构的高性能电压基准源。
背景技术：
利用CMOS工艺中的寄生三极管来实现带隙基准，存在面积过大，功耗较高等问题。从而更多工程师将研究利用纯CMOS工艺技术来实现电压或电流基准作为主要方向，并取得了一些成果[1，2，3]。目前利用纯CMOS器件实现电压基准主要有三种一种是利用MOS器件亚阈值指数特性[1]；一种是基于MOS器件的阈值电压[2]；另一种是基于MOS器件栅源电压差的基准。第一种要求某些MOS器件工作在亚阈值区，对工艺和电路结构设计要求高，工艺角偏差也比较大；第二种需要在同一硅片上实现增强型和耗尽型MOS器件，对工艺同样有特殊要求，随工艺角偏差很大；第三种利用MOS器件的栅源电压差来实现基准，对工艺没有特殊要求，但是需要稳定的外围偏置电路同时工艺角偏差仍然很大。第二种虽然需要相应工艺支持，但是利用耗尽型MOS器件来产生电压基准会减少相应的启动电路，同时电路简单，并可实现较低电源电压的电源基准。综上所述，相对于传统带隙基准，纯MOS结构的基准最大的缺陷在于其所依赖的工艺参数波动较大，因此对输出电压绝对值难以准确控制，需要相应的调节模块来进行电压值和温度特性调节。[1].E. Vittoz and J. Fellrath, "CMOS analog integrated circuits based on weakinversion operation," IEEE Journal of Solid-State Circuits,vol. SC-12,no. 3, pp. 224-231, Jun. 1977[2]. H. -J. Song and C. -K. Kim, "A temperature-stabilized SOI voltage referencebased on threshold voltage difference between enhancement and depletionNMOSFETs,，，IEEE Journal of Sol id-State Circuits, vol. 28, no. 6, pp. 671-667，Jun. 1993.[3]. K. N. Leung and P. K. Mok, "A CMOS Voltage Reference Based on Weighted Δ VGS for CMOS Low-Dropout Linear Regulators, ” IEEE Journal of Solid-StateCircuits, vol. 38, no. 1, January 2003.
实用新型内容本实用新型的目的在于提供了一种无需利用寄生三极管，就可以得到高电源噪声抑制比，快速恢复，并可多路选择的纯MOS结构高精度电压基准源。为了解决上述技术问题，本实用新型采用如下技术方案一种纯MOS结构高精度电压基准源，包括电流产生电路、自偏置电路和BGR启动电路；所述BGR启动电路，用于启动所述所述电流产生电路或自偏置电路；所述电流产生电路，用于产生偏置电流；所述自偏置电路连接所述电流产生电路，用于产生基准电压。所述自偏置电路由15个MOS管、电阻Rl和电阻R2组成；PMOS管M16、M3、M4的源极和电阻R2的一端连接直流电源VDD，电阻R2的另一端连接PMOS管M7的源极；PMOS管 M16的漏极和NMOS管Ml的漏极连接所述电流产生电路；NMOS管Ml的漏极、NMOS管M2的栅极、NMOS管M13的栅极、NMOS管Mll的栅极、NMOS管M14的栅极、NMOS管M12的栅极共接作为第一基准电压输出端；NMOS管Ml的源极连接NMOS管M2的漏极，NMOS管M2的源极接公共地端VSS ；PMOS管M3的漏极连接PMOS管M5的源极，PMOS管M5的漏极、NMOS管M8的漏极、NMOS管M8的栅极共接，NMOS管M8的源极与公共地端VSS之间设置一电阻Rl ；PMOS 管M4的漏极连接PMOS管M6的源极；PMOS管M6的漏极、NMOS管M9的漏极和NMOS管Mll 的漏极共接；NMOS管M9的源极、NMOS管Mll源极和NMOS管M13的漏极共接；NMOS管M13 的源极接公共地端VSS ；PMOS管M7的漏极、NMOS管MlO的漏极和NMOS管M12的漏极共接； NMOS管MlO的源极、NMOS管M12源极和NMOS管M14的漏极共接；NMOS管M14的源极接公共地端VSS ；PMOS管M16的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M6的漏极共接；PMOS管M5的栅极、PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M7的漏极共接；匪OS 管Ml的栅极、NMOS管M8的栅极、NMOS管M9的栅极、NMOS管MlO的栅极共接作为第二基准电压输出端。所述电流产生电路为一个电压控制电流源。所述电压控制电流源为一个MOS管M15。所述MOS管M15为耗尽型NMOS管M15或耗尽型PMOS管M15。所述NMOS管M15的漏极连接所述PMOS管M16的漏极，所述NMOS管M15的源极连接所述NMOS管Ml的漏极，所述NMOS管M15的栅极连接所述NMOS管M15的源极、NMOS管 Ml的源极或公共地端VSS。所述BGR启动电路由一个匪OS管Mstart构成；所述匪OS管Mstart的漏极连接直流电源VDD，NMOS管Mstart的源极连接NMOS管M15的漏极或NMOS管M2的栅极，NMOS 管Mstart的栅极连接所述PMOS管M16的栅极。所述MOS管Ml5的栅极电压彡OV0所述PMOS管M16工作在线性区或饱和区。与现有技术相比，本实用新型具有以下优点本实用新型一种纯MOS结构高精度电压基准源，不包括三极管，只包括匪OS管、PMOS管和电阻，电路简单，容易实现，无需利用 CMOS工艺中的寄生三极管，也无需带隙基准源要求的高增益运放，因而功耗低，占用面积小，并有两种基准选择。
图1为本实用新型一种纯MOS结构高精度电压基准源的电路结构图；图2为本实用新型一种纯MOS结构高精度电压基准源的应用电路；图3为本实用新型的电压偏置及电压基准应用电路。
具体实施方式本实用新型提出的电压基准源整体电路如图1所示，它由电流产生电路1、自偏置
5电路2和BGR启动电路3构成；其中电流产生电路1由耗尽型MOS管Ml5构成；自偏置电路2由MOS管Ml M14，M16和电阻R1，R2构成，其中Mil和M12是自偏置电路2的启动器件；PMOS管M16、M3、M4的源极和电阻R2的一端连接直流电源VDD，电阻 R2的另一端连接PMOS管M7的源极；PMOS管M16的漏极连接所述NMOS管M15的漏极；NMOS 管M15的栅极、NMOS管M15的源极、NMOS管Ml的漏极、NMOS管M2的栅极、NMOS管M13的栅极、NMOS管Mll的栅极、NMOS管M14的栅极、NMOS管M12的栅极共接作为第一基准电压输出端vbjiinl ；NMOS管Ml的源极连接NMOS管M2的漏极，NMOS管M2的源极接公共地端VSS ； PMOS管M3的漏极连接PMOS管M5的源极，PMOS管M5的漏极、匪OS管M8的漏极、匪OS管 M8的栅极共接，NMOS管M8的源极与公共地端VSS之间设置一电阻Rl ；PMOS管M4的漏极连接PMOS管M6的源极；PMOS管M6的漏极、NMOS管M9的漏极和NMOS管Mll的漏极共接； NMOS管M9的源极、NMOS管Mll源极和NMOS管M13的漏极共接；NMOS管M13的源极接公共地端；PMOS管M7的漏极、NMOS管MlO的漏极和NMOS管M12的漏极共接；NMOS管MlO的源极、NMOS管M12源极和NMOS管M14的漏极共接；NMOS管M14的源极接公共地端VSS ；BGR启动电路3由一个匪OS管Mstart构成；NMOS管Mstart的漏极连接直流电源 VDD, NMOS管Mstart的源极连接NMOS管M15的漏极，NMOS管Mstart的栅极、PMOS管M16 的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M6的漏极共接；PMOS管M5的栅极、 PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M7的漏极共接；NMOS管Ml的栅极、NMOS管 M8的栅极、NMOS管M9的栅极、NMOS管MlO的栅极共接作为第二基准电压输出端vbjimh。当VDD电压从OV升高过程中，vb_mnl和vb_mnh近似0V，而vb_mph与vb_mpl跟随VDD变化，当电源电压VDD升高到某个值后，启动管Mstart开始工作，驱使耗尽型NMOS 管M15工作，并产生电流，电流在NMOS管M2的栅极进行电荷堆积，使得vbjiml电压升高； 当vb_mnl电压升高到某个值后，促使NMOS管M2，M13，M14，M11，M12开启，M12，M14的开启将vb_mpl电压拉低，使PMOS管M7导通，进而使支路R2，PMOS管M7，NMOS管Ml2，NMOS管 M14产生电流通路；由于匪OS管Mll与匪OS管M13已经开启将vb_mph电压拉低，使PMOS 管M4、PM0S管M6导通，进而使PMOS管M4、PM0S管M6、NM0S管Mil、匪OS管Ml3产生电流通路；由于vb_mpl与vb_mph电压的降低，使得PMOS管M3与PMOS管M5导通使vb_mnh电压升高，并使匪OS管M8导通，进而使PMOS管M3、PM0S管M5、NM0S管M8、电阻Rl产生电流通路；vbjimh电压的升高，使得NMOS管M1，匪OS管M2产生电流支路，从而使得vb_mnl电压下降；当vbjiml下降到某个值后，NMOS管Mil，NMOS管M12关断，电路各点电压趋于稳定， 此时BGR启动电路Mstart关断，整个电路完成启动过程；电路有四路电流11、12、13、14沿各支路从直流电源VDD流向公共地端VSS。电阻Rl对M2管的漏极电压进行调节，使基准电压vbjiml的温度和电压绝对值特性得到进一步优化。而且，对vbjimh基准电压，利用不同温度特性的R1，可以得到更加优化的基准电压。其它的偏置电压vb_mph，vb_mpl可以作为其他电路的偏置电压。自偏置电路2这种新型的偏压结构，仅仅需要两个器件Ml 1，M12来进行自启动；更多的多路反馈环路，产生稳定的偏置电流和偏置电压。通过电流产生电路1中的器件M15产生带有温度系数的电流，这种电流流向NMOS 器件，利用自身参数随温度变化的特性，从而产生不随温度变化的电压。[0029]在不考虑沟道调制与衬底偏置特性的影响下，可以得到
权利要求1.一种纯MOS结构高精度电压基准源，其特征在于包括电流产生电路(1)、自偏置电路⑵和BGR启动电路(3)；所述BGR启动电路(3)，用于启动所述电流产生电路⑴或自偏置电路(2)；所述电流产生电路(1)，用于产生偏置电流；所述自偏置电路( 连接所述电流产生电路(1)，用于产生基准电压。
2.如权利要求1所述的一种纯MOS结构高精度电压基准源，其特征在于所述自偏置电路O)由15个MOS管、电阻Rl和电阻R2组成；PMOS管M16、M3、M4的源极和电阻R2的一端连接直流电源VDD，电阻R2的另一端连接PMOS管M7的源极；PMOS管 M16的漏极和NMOS管Ml的漏极连接所述电流产生电路(1) ；NMOS管Ml的漏极、NMOS管M2 的栅极、NMOS管M13的栅极、NMOS管Mll的栅极、NMOS管M14的栅极、NMOS管M12的栅极共接作为第一基准电压输出端(vbjiml) ；NMOS管Ml的源极连接NMOS管M2的漏极，NMOS 管M2的源极接公共地端VSS;PMOS管M3的漏极连接PMOS管M5的源极，PMOS管M5的漏极、NMOS管M8的漏极、NMOS 管M8的栅极共接，NMOS管M8的源极与公共地端VSS之间设置一电阻Rl ；PMOS管M4的漏极连接PMOS管M6的源极；PMOS管M6的漏极、NMOS管M9的漏极和匪OS 管Mll的漏极共接；NMOS管M9的源极、NMOS管Mll源极和NMOS管M13的漏极共接；NMOS 管M13的源极接公共地端VSS ；PMOS管M7的漏极、匪OS管MlO的漏极和匪OS管M12的漏极共接；匪OS管MlO的源极、 NMOS管M12源极和NMOS管M14的漏极共接；NMOS管M14的源极接公共地端VSS ；PMOS管M16的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M6的漏极共接； PMOS管M5的栅极、PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M7的漏极共接； NMOS管Ml的栅极、NMOS管M8的栅极、NMOS管M9的栅极、NMOS管MlO的栅极共接作为第二基准电压输出端(vbjimh)。
3.如权利要求2所述的一种纯MOS结构高精度电压基准源，其特征在于所述电流产生电路⑴为一个电压控制电流源。
4.如权利要求3所述的一种纯MOS结构高精度电压基准源，其特征在于所述电压控制电流源为一个MOS管M15。
5.如权利要求4所述的一种纯MOS结构高精度电压基准源，其特征在于所述MOS管 M15为耗尽型NMOS管M15或耗尽型PMOS管M15。
6.如权利要求5所述的一种纯MOS结构高精度电压基准源，其特征在于所述NMOS管 M15的漏极连接所述PMOS管M16的漏极，所述NMOS管M15的源极连接所述NMOS管Ml的漏极，所述NMOS管M15的栅极连接所述匪OS管M15的源极、NMOS管Ml的源极或公共地端 VSS。
7.如权利要求6所述的一种纯MOS结构高精度电压基准源，其特征在于所述BGR启动电路(3)由一个NMOS管Mstart构成；所述NMOS管Mstart的漏极连接直流电源VDD，NM0S 管Mstart的源极连接NMOS管M15的漏极或NMOS管M2的栅极，NMOS管Mstart的栅极连接所述PMOS管M16的栅极。
8.如权利要求5-7中任一项所述的一种纯MOS结构高精度电压基准源，其特征在于 所述MOS管Ml5的栅极电压彡OV。
9.如权利要求2-7中任一项所述的一种纯MOS结构高精度电压基准源，其特征在于 所述PMOS管M16工作在线性区或饱和区。
专利摘要本实用新型公开了一种纯MOS结构高精度电压基准源，包括电流产生电路、自偏置电路和BGR启动电路；所述BGR启动电路，用于启动所述自偏置电路；所述电流产生电路，用于产生偏置电流；所述自偏置电路连接所述电流产生电路，用于产生基准电压。本实用新型一种纯MOS结构高精度电压基准源，不包括三极管，只包括NMOS管、PMOS管和电阻，电路简单，容易实现，无需利用CMOS工艺中的寄生三极管，也无需带隙基准源要求的高增益运放，因而功耗低，占用面积小，并有两种基准选择。
文档编号G05F3/30GK201936217SQ20112002009
公开日2011年8月17日 申请日期2011年1月21日 优先权日2011年1月21日
发明者张启东 申请人:山东华芯半导体有限公司