一端接该PMOS管M12漏极，另一端接PMOS 管Mll漏极，以提供AC频率补偿。且该电容Cl可以有多种实现形式，例如可变电容、MOM电 容、M頂电容、有源器件（如NMOS晶体管）、电阻和电容串联等。
[0038] 该PMOS管Ml 1漏极接NMOS管M5漏极，该NMOS管M5栅极接NMOS管M4栅极。该 NMOS管M5源极接NMOS管M6源极并接电阻R2 -端，该电阻R2另一端接地VSS，并接NMOS 管M2源极。该NMOS管M6栅极漏极相接，并连接至电阻R3 -端，该电阻R3另一端连接至 电容CL并接至输出级Vref，该电容CL另一端连接至电阻R2并接地VSS。该PMOS管M12 宽长比根据所需输出电流能力而定。其中，该电容CL为输出负载电容，起稳压作用；该电容 Cl为米勒补偿电容。
[0039] 该电阻R2、R3可以有多种实现形式，例如电流源、无源电阻、有源器件（如NMOS晶 体管）等。该NMOS管M5、M6不限于NMOS管，可以通过PMOS管来实现同样功能，同时该PMOS 管Ml UMl2也不限于PMOS管，也可以通过NMOS管来实现同样功能。且该NMOS管、PMOS管 也可以通过其它晶体管实现同样功能，如三极管等。
[0040] 在该负温度系数电压产生及输出电路中，该NMOS管M5、PMOS管Mil、NMOS管M2、 PMOS管M7构成新的运放环路（在此称其为第二运算放大器）。在该第二运算放大器中，该 NMOS管M5、M2构成输入级运放，该PMOS管M7、M11为有源负载连接方式，且该PMOS管M12、 电阻R3、电容CU NMOS管M6、电阻R2构成输出缓冲器。设计该NMOS管M6工作在亚阈值 区，由于该NMOS管M6为二极管连接方式（既M6栅极接漏极），因此，该NMOS管M6栅源电 压为负温度系数电压。
[0041] 在该第二运算放大器中，由于NMOS管M5、M2及PMOS管M7、Mll构成了运放负反 馈环路，因此，该NMOS管M5栅极电压与该NMOS管M2栅极电压相等，而NMOS管M2栅极、M3 栅极相接，进而使得电阻R2上的压降等于电阻Rl上的压降，即：
[0046] 其中，Vgs6是NMOS管M6的栅源电压，AV @是Vgs3和Vgs4的电压差，Kl、K2是常数。 从公式⑷中看出，电流12、13、14可成比例设计，通过调整电阻R1、R2、R3的比例，从而使 输出电压Vref达到基准电压值。由于NMOS管M3、M4、M6都工作在亚阈值区，因此根据的正 温度系数特性以及的负温度系数特性，最终得到零温度系数的输出电压Vref。
[0047] 由于该PMOS管M12、电阻R3、NMOS管M6、电阻R2组成了该带隙基准源电路的输出 级电路，且该输出级电路位于输出级运放环路内，因此本实用新型提供较好的电源抑制能 力同时还能提供一定的带阻性负载能力。
[0048] 需要说明的是，所述的MOS管产生正、负温度系数电压不仅限于NMOS管，亦可用 PMOS管实现，PMOS电流镜电路亦可用共源共栅结构代替来提高电源抑制能力等。
[0049] 总之，本实用新型通过使用工作在亚阈值区MOS管的栅源电压的正、负温度特性 来产生输出基准电压，通过共用运放输入管和电流镜管来构成输出级运放环路来提高电源 抑制和带阻性负载能力。本实用新型满足深亚微米工艺下低电压供电和电源抑制能力的要 求，能够极易集成到芯片内部中，且该电路能够正常工作在0. 7伏电源电压下，同时能提供 一定的电源抑制和带阻性负载能力。
[0050] 图3是本实用新型一个实施例的带隙基准源电路基准电压温度曲线示意图。如图 所示，图中横坐标轴为温度，纵坐标轴为带隙输出基准电压，该曲线表明该电路温度系数仿 真情况，通过仿真数据进一步说明本实用新型结果。由图3可见，温度在-50度到100度之 间时，随着温度的变化，输出电压从604. 5毫伏到606. 25毫伏之间。因此，输出电压随温度 变化变化不大，且输出的带隙基准电压在700毫伏以下。
[0051] 图4是本实用新型一个实施例的带隙基准源电路基准电压蒙塔卡诺仿真示意图。 如图所示，根据蒙塔卡诺仿真数据进一步说明本实用新型的可靠性：图中横坐标轴为带隙 输出基准电压，纵坐标轴为样本个数，该图可说明该电路的基准电压的离散性和可靠性。
[0052] 图5是本实用新型一个实施例的带隙基准源电路输出级带负载能力示意图。如图 所示，根据输出级带电流能力进一步说明本实用新型的输出级带负载能力。图5中横坐标 轴为时间轴，上半部分图的纵坐标轴为输出基准电压，下半部分图的纵坐标轴为负载电流， 该图5可说明本实用新型的带隙基准源电路的输出级具备ImA的电流驱动能力。
[0053] 以上所述的实施例是本实用新型较佳的实施例而已，但不是用来限制本实用新 型，只要本领域技术人员在本实用新型的精神和原则所作的任何修改、等同变化和简单改 换等，均列为本实用新型的保护范围之内。
【主权项】
1. 一种带隙基准源电路，该电路包括第十一晶体管、第五晶体管、第三晶体管、第四晶 体管、第六晶体管及运算放大器； 该第三晶体管、该第四晶体为二极管连接方式，且该第三晶体管、该第四晶体管构成第 一运放环路的一部分，该第三晶体管、该第四晶体管工作在亚阈值区； 该第四晶体管与该第五晶体管相接，该第五晶体管与该第六晶体管相接，该第五晶体 管、该第十一晶体管、该运算放大器相接，且该第六晶体管为二极管连接方式，该第六晶体 管工作在亚阈值区，从而使该电路输出零温度系数的基准电压。2. 如权利要求1所述的一种带隙基准源电路，其特征在于，该电路还包括第九晶体管、 第十晶体管、第一电阻，且该第九晶体管与该第十晶体管相接，该第十晶体管与该第四晶体 管相接，该第九晶体管、第一电阻与该第三晶体管相接，且该第九晶体管、该第十晶体管、第 一电阻、该第四晶体管、该第三晶体管构成所述第一运放环路。3. 如权利要求2所述的一种带隙基准源电路，其特征在于，所述第九晶体管、第十晶体 管为PMOS管，所述第三晶体管、第四晶体管为NMOS管，且该第九晶体管栅极与该第十晶体 管栅极相接，该第十晶体管漏极与该第四晶体管漏极相接，该第九晶体管漏极与该第三晶 体管漏极相接。4. 如权利要求1所述的一种带隙基准源电路，其特征在于，所述运算放大器包括第二 晶体管、第七晶体管，该第二晶体管、该第七晶体管构成该运算放大器的一部分，且该第二 晶体管与该第七晶体管相接，该第七晶体管与该第十一晶体管相接，且该第五晶体管、该第 i^一晶体管、该第七晶体管、该第二晶体管构成第二运放环路。5. 如权利要求1所述的一种带隙基准源电路，其特征在于，所述运算放大器包括第二 晶体管、第七晶体管、第八晶体管、第一晶体管，且该第二晶体管与该第七晶体管相接，该 第七晶体管与该第八晶体管相接，该第八晶体管与该第一晶体管相接。6. 如权利要求4所述的一种带隙基准源电路，其特征在于，所述第二晶体管、第五晶体 管为NMOS输入管，所述第七晶体管、第十一晶体管为PMOS管，且该第七晶体管和第十一晶 体管为有源负载连接方式，该第五晶体管漏极与该第十一晶体管漏极相接，该第十一晶体 管栅极与该第七晶体管栅极相接，该第七晶体管漏极与该第二晶体管漏极相接。7. 如权利要求5所述的一种带隙基准源电路，其特征在于，所述第一晶体管、第二晶体 管为NMOS输入管，所述第七晶体管、第八晶体管为PMOS管且为有源负载，且该第一晶体管 漏极与该第八晶体管漏极相接，该第八晶体管栅极与该第七晶体管栅极相接，该第七晶体 管漏极与该第二晶体管漏极相接。8. 如权利要求7所述的一种带隙基准源电路，其特征在于，所述第一晶体管、第二晶体 管为共栅输入级、共源输入级中的一个；所述有源负载的连接方式为共源共栅连接方式、三 极管电流镜连接方式中的一个。9. 如权利要求4所述的一种带隙基准源电路，其特征在于，该电路还包括第十二晶体 管，且该第十二晶体管与该第i^一晶体管相接。10. 如权利要求9所述的一种带隙基准源电路，其特征在于，所述第十二晶体管为PMOS 管，且该第十二晶体管栅极与该第i^一晶体管漏极相接，该第十二晶体管源极与该第七晶 体管源极相接。11. 如权利要求2所述的一种带隙基准源电路，其特征在于，该电路还包括第二电阻、 第三电阻，且该第一电阻第一端与该第三晶体管相接，该第一电阻第二端与该第二电阻第 一端相接，该第二电阻第二端与该第六晶体管第二端相接，该第六晶体管第一端与该第三 电阻第一端相接，并将该第三电阻第二端作为该电路的输出端。12.如权利要求11所述的一种带隙基准源电路，其特征在于，该电路还包括第一电 容、第二电容，且该第一电容一端与该第三电阻第二端相接，另一端与该第i^一晶体管相 接，该第二电容一端与该第三电阻第二端相接，另一端与该第二电阻第一端相接。
【专利摘要】本实用新型涉及一种带隙基准源电路。该电路包括第十一晶体管、第五晶体管、第三晶体管、第四晶体管、第六晶体管、运算放大器。第三晶体管、第四晶体为二极管连接方式。第三晶体管、第四晶体管构成第一运放环路的一部分，第三晶体管、第四晶体管工作在亚阈值区，从而使第三晶体管、第四晶体管电压差为正温度系数电压。第四晶体管与第五晶体管相接，第五晶体管与第六晶体管相接，第五晶体管、第十一晶体管、运算放大器相接，第六晶体管为二极管连接方式。第六晶体管工作在亚阈值区，从而使第六晶体管电压为负温度系数电压，进而使该电路输出零温度系数的基准电压。本实用新型可用于深亚微米工艺集成电路中。
【IPC分类】G05F3/28
【公开号】CN204904128
【申请号】CN201520614804
【发明人】胡上, 沈煜
【申请人】英特格灵芯片(天津)有限公司
【公开日】2015年12月23日
【申请日】2015年8月14日