具有管芯上电源选通电路的集成电路的制作方法

专利名称：具有管芯上电源选通电路的集成电路的制作方法
具有管芯上电源选通电路的集成电路背景技术对于性能和功能性水平不断提高的集成电路(IC)，尤其是微处 理器的持续增长的需求己经将这些器件推动到了每一管芯超过100兆个晶体管的电路密度。这一数字可能不久就超过单个管芯上有十亿个晶体管。通过使用栅极长度低于100nm的MOSFET晶体管使得 晶体管密度的增加成为可能。由于栅极长度縮短，电源电压降低， 在有些情况下，降到了 1V以下。时钟速度在3GHz以上的高速微处理器在以峰值负载工作时可 能需要超过100瓦的功率。在操作电压低于IV时，该功率转换成的 电源电流超过100A。此外，电流需求可能会在少数几个时钟周期中 从空闲(< 20A)变为全功率，从而导致超过30GA/s的电流瞬变 (di/dt)。在很多应用中，这些高功率集成电路工作在非常低的占空比下。 例如，可能只需要运行文字处理应用程序的计算机中的微处理器在 每次敲击用户键盘上的键时工作几毫秒(低于每100毫秒一次)。这 相当于百分之几或更低的占空比。在这种应用中，有机会通过减慢 或停止微处理器时钟并降低电源电压以使漏电流最小化来节省大量 功率。在电池供电的装置中，例如在PDA、手机、笔记本计算机等 中，节省功率尤其重要。不久前，随着所谓的"多内核"处理器(单个管芯上有两个或 更多的处理单元)的出现，存在额外的需求(以及机会)，就是在一 个或多个处理内核的空闲周期期间降低工作功率。通常由外部电源和位于IC封装附近的高效可编程DC-DC电源 变换器提供的一个或多个DC电源电压来为集成电路供电。通过集 成电路封装上的管脚、引线、焊接区或突起来供电。传统上，为了 减少供给集成电路的功率，会通过电源的编程输入指示其将供电电压降到低电平(经常是低于0.5伏)或零伏。因为电源变换器具有输出滤波器和高达几毫法的去耦电容，远超过100Hz的电源周期性变 化(power cycling)将不会产生显著的功率节省效果。


通过以下详细说明各实施例的特征和优点将变得显而易见，其中图1示出根据一个实施例的个人计算机的简化系统方框图； 图2A示出根据一个实施例的示例性集成电路的顶视图； 图2B示出根据一个实施例的示例性集成电路的侧视图； 图2C示出根据一个实施例的示例性集成电路的底视图； 图3A示出根据一个实施例的具有外部电源变换器的示例性集 成电路；图3B示出根据一个实施例的具有外部电源变换器模块的示例 性集成电路；图4示出根据一个实施例的具有外部电源变换器的示例性功率 受控集成电路；图5示出根据一个实施例的具有外部电源变换器的示例性功率受控集成电路；图6A示出根据一个实施例的示例性集成电路封装；图6B示出根据一个实施例的集成电路封装的示例性顶层；图7示出根据一个实施例的集成电路封装上的示例性集成电路管芯；以及图8示出根据一个实施例的集成电路封装上的示例性集成电路 管芯的进一步细节。
具体实施方式
图1为示例性的基于微处理器的计算机系统100的简化方框图。 计算机系统100包括母板105和电源110。母板105包含计算机系统 100的所有内核处理和接口部件。计算机系统100中通常用到但未示出的其他部件包括硬盘驱动器、光盘驱动器(例如CD-ROM、 DVD-ROM)、网络接口、视频/图形适配器、视频监视器和键盘。电 源110将来自墙上插座或其他基本电源的AC输入转换成一个或多 个适于母板105以及计算机系统100中的其他部件使用的DC电压 (示为电源总线115)。母板105包括处理器120 (有时被称为中央处理单元(CPU))、 一个或多个电源变换器125、图形/存储器控制器集线器(GMCH) 130、系统存储器135、图形连接器140、输入/输出(I/O)控制器集 线器(ICH)145、1/0端口 150以及由Oregon, Portland的PCI Special Interest Group开发的遵守PCI Local Bus Specification Revision 2.1的 外围部件互连总线(PCI)插槽155。常把GMCH 130和ICH 145的 组合称为"PC芯片组"或简称为"芯片组"。在一个实施例中，处 理器120来自可从California, Santa Clara的Intel Corporation获得 的Intef系列处理器，包括Pentium II、 Pentium III、 Pentium IV， Pentium 4 processor-M和Itanium处理器。在另一个实施例中，处理 器120为"多内核"处理器，在单个管芯上包括两个或更多的处理 单元。在可选实施例中，可以使用其他处理器。GMCH 130可以包括将系统存储器135耦合到处理器120的存 储器控制器。系统存储器135存储数据和可以由处理器120执行的 程序指令。系统存储器135可以包括动态随机存取存储器(DRAM) 或可以利用其他存储器类型来实现。GMCH 130还可以包括高速视 频/图形接口，例如由California, Santa Clara的Intel Corporation开 发的遵守AGP V3.0 Interface Specification Revision: 1.0的加速图形端 口 (AGP)或由Oregon, Portland的PCI Special Interest Group开发 的遵守PCI Express Base Specification 1.1的PCI Express 接口 。耦合到GMCH 130的ICH 145提供与计算机系统100内大部分 1/0器件的接口。 ICH145可以耦合到一个或多个I/0端口 150。 I/O 端口 150可以包括RS-232串行端口、并行端口和通用串行总线 (USB)端口。 USB端口的指标由Universal Serial Bus Revision 1.1 技术规范或Universal Serial Bus Revision 2.0技术规范指定，这两个技术规范均来自Oregon, Portland的USB Implementers Fomm， Inc.。 ICH 145还可以耦合到PCI插槽155中的一个或多个。ICH 145提供 了从处理器120到可以连接到一个或多个I/O端口 150或插入到一 个或多个PCI插槽155中的外部设备和外围卡(未示出)的桥接。处理器120需要至少一个内核电源电压输入，该内核电源电压 输入随着特定技术、速度以及处理内核的其他特性而变化。为了满 足各种处理器的需求，所述一个或多个电源变换器125 (也被称为 DC-DC变换器或电压调节器)将来自电源总线115的一个或多个电 压转换成特定处理器120所需的电压。在一些实施例中，处理器120可能需要超过100瓦的峰值功率， 而平均功率需求在20瓦以下。在其他实施例中，处理器120可能具 有25和40瓦之间的峰值功率需求，而平均功率需求约为1瓦(例 如用于移动应用的处理器)。图2A-C示出典型集成电路200 (例如图1中的处理器120)的 一些视图。图2A示出集成电路200的顶视图的实例，其包括封装基 板205、管芯210以及一个或多个无源元件220 (电容器、电阻器和 /或电感器)。无源元件220可以安装在封装基板205上或包含在其 内。图2A所示的管芯210为被称为"倒装芯片"的类型。倒装芯片 管芯在管芯210的一面上具有管芯连接元件并被表面安装在封装基 板205上。在一个实施例中，管芯210具有形成在下层管芯电路"上 方"的作为大量可控塌陷芯片连接(C4)突起(在图2B中示为230) 的管芯连接元件。C4突起通常由蒸镀沉积或电镀到管芯表面上的铅 /锡(Pb/Sn)焊料制造。可以将具有C4突起的管芯210回流悍接到 封装上。在其他实施例中，管芯210可以使用引线键合技术或载带 自动键合(TAB)将管芯210连接到封装基板205。图2B示出集成电路200的侧视图，其示出封装基板205、管芯 210、无源元件220和C4突起230。图2C示出集成电路200的示例 性底视图，其示出封装基板205的底部，包括多个互连225和无源 元件220。互连225为将来自管芯210 (在图2C中未示出)的电信 号连接到电路板或其他基板上的其他电子部件(例如电源变换器125、 GMCH 130)提供了手段。图2C示出"平面栅格阵列"(LGA) 封装，其中互连225为"焊接区"。可以将LGA封装插入到安装在 电路板(例如图1中的母板105)上的插座中。在其他实施例中，互 连225可以是管脚、突起或焊球。封装基板205可以在管芯210上的所选择的C4突起230和所选 择的互连225、安装在封装基板205上或包含在其内的无源元件220 和/或有源表面安装元件(例如晶体管、其他集成电路(未示出)) 之间提供连接。图3A示出示例性电路板300，该电路板在其上包含的集成电路 305的外部具有一个或多个电源变换器315。集成电路305包括封装 基板307和管芯310。可以利用安装在电路板300上的在集成电路 305的外部的分立元件实施电源变换器315。电源变换器315向集成 电路305提供一个或多个电源电压320。在一些实施例中，集成电路 305可以以模拟和/或数字信号的形式向电源变换器315馈送信息 322。电源变换器315可以使用信息322来设置一个或多个参数(例 如，电源电压320的电压电平)。图3B示出示例性电路板330，该电路板在其上包含的集成电路 305 (封装基板307和管芯310)的外部具有一个或多个电源变换器 模块325。可以将电源变换器模块325实施在插入到或焊接安装到电 路板330上的分离电路板或其他基板上。电源变换器模块325在集 成电路305的外部，向集成电路305提供一个或多个电源电压320 并可以从集成电路305接收信息322。不必一直为集成电路满负荷供电。例如，集成电路有时可以工 作在睡眠模式下(例如在等待特定操作时)。可以使集成电路的某些 部分(例如多内核集成电路上的非工作内核)断电，或通过降低一 个或多个电源电压和/或通过减小(或有时停止)集成电路的时钟频 率来使其进入功率减小的状态。可以断续地或可以周期性地进行这 种功率减小。例如，在空闲时可以使集成电路保持在断电状态，并 周期性地上电(例如每0.1到10毫秒一次)，以检查外围装置(例如 键盘、鼠标、磁盘驱动器等)，用于维护的需要。为了控制电源电压的施加，可以使用功率管理器。图4示出示例性电路板400，其中位于集成电路410 (封装基板 和管芯)上的功率管理器(功率管理电路)417控制电源电压420 从电源变换器405 (例如图3A的315、图3B的325)向集成电路 410的施加。管芯(未示出)包括功能电路415。在一些实施例中， 功率管理器417可以与功能电路415集成在同一集成电路管芯上。 功率管理器417可以与功能电路415通信430和/或从功能电路415 收集状态信息435。功率管理器417可以利用控制信息422来控制电 源变换器405。电源变换器405可以(例如通过集成电路封装(基板)) 直接向功能电路415提供(传送)电源电压420。电源变换器(模块)405可以针对每个电源电压420具有一个或 多个滤波器和/或去耦电容器。为了实现高质量的电源电压(低纹波、 对负载的突然变化的灵敏度低)，电源变换器(模块)405可能需要 具有大的总电容(例如，远高于l毫法(lmF))的电容器。在电源 周期性变化期间，可能会消耗大量的功率以对这些电容器进行充电 和放电。在一些实施例中(例如用于移动应用的微处理器)，对电容 器充电/放电所需的功率可能类似于功能电路的平均功率需求。在这 种应用中，在减小处理器的功率方面电源的周期性变化是无效的。在一个实施例中，通过使用管芯上电源选通电路(power-gating circuit)控制电源电压向功能电路的施加可以实现改善的功率节省。 使用管芯上电源选通电路显著降低了电容充电和放电循环。在一些 实施例中，仅仅相对小的管芯上去耦电容器经历这些循环。在其他 实施例中，管芯上去耦电容器和封装上去耦电容器都会经历这些充 电-放电循环。在这种实施例中，与电源电压线上的总滤波器和去耦 电容相比，管芯上和封装上去耦电容之和通常相对较小。图5示出示例性电路板500，其中通过位于集成电路510 (封装 基板和管芯)上的电源选通电路540传送来自电源变换器505的电 源电压520。选通电路540对电源电压520向位于集成电路510上的 功能电路515的施加进行控制。电源选通电路540可以包括一个或 多个功率晶体管(例如双极型、MOSFET)。电源选通电路540可以与功能电路515集成在同一集成电路管芯上。功率管理器(功率管理电路)517通过控制信息522控制电源变换器505，通过电源选通 信号545控制电源选通电路540。功率管理器517可以与功能电路 515通信530、 535并可以与功能电路515集成在同一集成电路管芯 上。如果集成电路510具有一个以上的功能电路(多内核处理器)， 则每个内核可以具有单独的电源选通电路540以便可以控制供给单 个内核的功率。可以根据电容充电和放电循环的减小调整增加的电路(例如功 率晶体管)和为容纳电源选通电路540而导致的管芯尺寸的相应增 大。然而，为了将电源选通电路540与功能电路515集成在同一管 芯上，可能需要调整集成电路管芯以处理峰值电流(例如100安) 和最快的电流瞬变(di/dt)。这可能需要大大增加管芯尺寸以添加足 够的管芯连接元件(例如C4突起)，以支持向电源选通电路540提 供峰值电流和峰值di/dt。即，可能需要将全部功能电路(内核)电 源电流首先输送给电源选通电路540的输入节点，然后从输出节点 输送给内核。常规的管芯级的金属化通常太薄，以致不能传输该电 流横向穿过管芯，因此在一个实施例中在内核边缘设置电源选通电 路540意味着使用两大组管芯连接元件(输入和输出C4突起)。在 整个内核上分布电源选通电路(晶体管)可以消除一组或多组管芯 连接元件，但扩大了内核，这提高了内核功率并降低了内核速度。 这还趋向于将大部分的金属资源从信号转移到功率。根据一个实施例，可以使用利用不足的管芯连接元件(例如C4 突起)将内核电源电流提供给管芯上电源选通电路。可以在与其他 管芯电路相比每单位面积所需要的功率要少得多的管芯电路上找到 利用不足的C4突起。例如，在微处理器中，用于高速缓冲存储器的 功率密度可以为处理器内核中的处理电路的功率密度的大约2%。因 此，高速缓冲存储器可以具有很多利用不足的C4突起，这些突起可 以用于将电流传送到管芯上电源选通电路，在一些实施例中，可以 用于传送来自管芯上电源选通电路的电流。在一个实施例中，可以使用利用不足的C4突起的一部分将未选通的电流(ungated current)提供给电源选通电路的输入。在该实施 例中，可以使用厚的管芯上金属层将选通电流(gated current)从龟 源选通电路传送到处理器内核。根据另一个实施例，可以使用利用 不足的C4突起的一部分将未选通的电流提供给电源选通电路的输 入，并使用利用不足的C4突起的另一部分将选通电流从电源选通电 路的输出提供回给封装，用于分配给内核。该实施例使用封装的金 属层将电流分配给内核，而不需要管芯金属来分配选通电流。图6A-B示出用于支持管芯上电源选通电路的示例性集成电路 封装基板600。基板600可以包括与电路管芯的内核对准的供电导 体。为简单起见，未示出实际的管芯和内核以及很多封装基板600 的细节(例如，额外的信号导体、接地导体、其他电源导体)。用于 参考，用虚线表示管芯和内核的轮廓630、 635。应当指出，为了便 于说明示出了单内核处理器，这里所述的各实施例不局限于单内核 处理器。相反，其他实施例可以包括具有一个以上的内核(例如双 内核)的处理器和具有与每个内核对准的供电导体的封装基板。额 外的内核(功能电路)可以包含在同一管芯上或可以包含在同一封 装上的不同管芯上。其他实施例还可以包括除微处理器之外的集成 电路。图6A示出制造在集成电路封装基板600上或制造在其中的示例 性供电导体。封装基板600可以包括未选通的供电导体605。管芯上 电源选通电路(例如图5中的540)可以利用厚的管芯上金属将来自 未选通的供电导体605的未选通的电源(ungated supply)可切换地 互连到管芯上功能电路(例如图5中的515)，以在整个功能电路上 分配所切换的电源。封装基板600还可以包括选通供电导体615，其 与未选通的供电导体605隔开有一定的缝隙613。在该实施例中，管 芯上电源选通电路将来自未选通的供电导体605的电源可切换地互 连到选通供电导体615。可以将封装基板600制造为多层陶瓷或有机结构，其中由绝缘 层隔开两层或多层导体。供电导体(未选通的605与选通的615)可 以包括彼此叠置和对准并且利用通孔625互连的封装基板600的两个或更多的导体层。供电导体(未选通的605与选通的615)可以形 成相互交叉结构。如图所示，供电导体(未选通的605与选通的615) 分别包括一个或多个指607、 617。应当指出，供电导体不限于任何 数量的指，且根本不必是相互交叉的。在多内核集成电路中，封装基板600可以包括与每个内核对准 的供电导体(例如605、 615)。管芯上电源选通电路可以将来自相关 的未选通的供电导体605的未选通的电源可切换地互连到相关的管 芯上功能电路(例如内核)或相关的选通供电导体615。图6B示出封装基板600的示例性顶部导电层。顶层包括大量的 C4焊盘645。当将集成电路管芯附着到封装基板600时，集成电路 管芯上的C4突起(例如图2B中的230)键合(回流焊接)到C4 焊盘645上。在一个实施例中，两个或更多的C4焊盘645彼此连接 (集成簇)并连接到下面的供电导体(未选通的605或选通的615)。 C4焊盘簇650由两个或更多的C4焊盘645形成且布置成行。如图 所示，簇行65K 652和653连接到下面的未选通的供电导体605， 而簇行654和655连接到下面的选通供电导体615。根据一个实施例， C4焊盘簇650和相互交叉结构(图6A的指607、 617)提供很均衡 的电流密度并有助于减小电阻损耗。应当指出，C4焊盘簇650不限 于所示的数量或结构。图7示出封装基板700 (例如图6A-B的600)的顶部上的示例 性集成电路管芯705。集成电路管芯705包括与封装基板700的供电 导体(例如图6A-B的605和615)对准的内核710。供电导体用虚 线示出以表示它们位于内核710的后面，为了便于观看未用附图标 记对其进行标注。为了清楚起见，轻轻示出位于封装基板的顶部导 电层上的C4焊盘簇(例如650)和簇行(例如651-655)，但为了观 看方便也没有用附图标记对其进行标注。内核710可以是微处理器。内核可以包括高速缓冲存储器712， 例如用于提高微处理器的工作性能。高速缓冲存储器712可以包括 一个或多个高速缓冲存储体或存储单元阵列(未示出)。在一个实施 例中，电源选通电路720 (MOSFET)可以嵌入在内核710上的高速缓冲存储单元体之间。如图所示，可以在五个存储单元体之间嵌入4个FET。应当指出，这里所述的各实施例不限于FET或存储单元列 的数量或它们之间的精确配置。在高速缓冲存储器712中设置电源选通电路720时将少量的电 源选通电路设置在内核区域之外，使得它们能够有效地处理来自整 个内核的电流并有效地使用厚的管芯上金属层，而不会把宝贵的内 核金属资源从信号转移到功率。另外，高速缓冲存储器712具有许 多利用不足的C4突起，这些突起可以用于将电流传送到电源选通电 路720，在一些实施例中，可以用于传送来自电源选通电路720的电 流，因为高速缓冲存储器712的功率密度可以仅为处理器内核710 的功率密度的大约2%。可以将参考图6B所述的簇行与利用不足的C4突起对准，以使 得内核电源电流能够从未选通的供电导体(例如605)流到电源选通 电路720并且使得选通电源电流能够从电源选通电路720流到选通 供电导体(例如615)，其中可以使它得到适当的分布。这提供了对 这些利用不足的C4突起的有效利用。图8示出集成电路封装上的示例性集成电路管芯800的进一步 细节。所示的管芯800的详细区域可以对应于如图7中的虚线轮廓 730所示的区域(右上角的6个焊盘簇)。如图7那样，轻轻示出位 于封装基板的顶部导电层上的C4焊盘簇以表示它们位于管芯800 之下。顶部导电层包括未选通的供电导体802和选通供电导体804 以及三行焊盘簇825、 830、 835。顶行焊盘簇825和底行焊盘簇835 连接到未选通的供电导体802，而中间行的焊盘簇830连接到选通供 电导体804。管芯800包括两个电源选通电路805、 807和四个用于 传送电流的厚的管芯上金属区810、 815、 820、 850。可以使用厚的 管芯上金属区810、 815、 820来使电流散布到电源选通电路805、 807 中或散布在其外，以平衡流过单个C4突起的电流，从而减少或消除 电迁移的发生。厚的管芯上金属区810、 815、 820可以在电源选通 电路805、 807上方彼此交叉，以改善对电源选通电路的电流分配。第一个厚的管芯上金属区810可以用于穿过高速缓冲存储器区将电流从未选通的供电导体802 (第一簇C4突起825)传送到电源 选通电路805。第二个厚的管芯上金属区815可以用于将电流从第一 和第二电源选通电路805、 807传送到选通供电导体804 (第二簇C4 突起830)。第三个厚的管芯上金属区820可以用于将电流从未选通 的供电导体802 (第三簇C4突起835)传送到电源选通电路807。厚的管芯上金属区850可以用于为C4突起下面的管芯上电路 (例如高速缓冲存储器)传送功率，所述C4突起用于向电源选通电 路805、 807传送功率并从电源选通电路805、 807传送功率。厚的 管芯上金属区850可以将功率从电源选通电路805、 807 (选通电源 电流)、未选通的供电导体802或与内核电源分开的电源传送到处于 下面的电路(未示出)—。可以在具有单内核或多内核的集成电路上实施本文所述的实施 例。可以在单个管芯或多个管芯上实施具有多内核的实施例。根据 各实施例，集成电路可以包括处理器管芯和分离的管芯外存储器， 其可以不包括任何存储器，因为存储器可以处在集成电路的外部， 其可以包括具有功能电路和存储器的管芯，或它们的一些组合。虽然已经参考具体实施例对各种实施例进行了示例性说明，但 是显然可以做出各种变化和修改。提到"一个实施例"或"实施例" 表示结合该实施例描述的具体特征、结构或特性包含在至少一个实 施例中。因此，在整个说明书的各处出现的用语"在一个实施例中" 或"在实施例中"在出现时不一定全指同一个实施例。不同的实施方式可以以硬件、固件和/或软件的不同组合为特 征。例如，如本领域所公知的那样，有可能用软件和/或固件以及硬 件实现各个实施例的一些或所有部件。实施例可以用本领域公知的 许多类型的硬件、软件和固件来实施，例如集成电路(包括本领域 公知的ASIC和其他类型)、印刷电路板、部件等。旨在在所附权利要求的精神和范围之内使各实施例得到较宽地 保护。
权利要求
1、一种半导体管芯，包括多个管芯连接元件；电连接到所述管芯连接元件的一部分的电源选通电路，其中所述管芯连接元件中的至少一个不在所述电源选通电路之上；以及电连接到所述电源选通电路的功能电路，其中通过所述电源选通电路将所述管芯连接元件的所述部分可切换地互连到所述功能电路来控制提供给所述功能电路的功率。
2、 根据权利要求1所述的管芯，其中所述电源选通电路包括一 个或多个MOSFET。
3、 根据权利要求1所述的管芯，其中所述管芯连接元件为C4 突起。
4、 根据权利要求1所述的管芯，其中所述功能电路包括微处理器。
5、 根据权利要求1所述的管芯，其中所述功能电路包括至少一 个高速缓冲存储器阵列。
6、 根据权利要求5所述的管芯，其中所述管芯连接元件的所述 部分中的至少一个位于所述高速缓冲存储器阵列之上。
7、 根据权利要求1所述的管芯，还包括电连接到所述电源选通 电路的功率管理电路，其中所述功率管理电路提供用于操作所述电 源选通电路的选通信号。
8、 根据权利要求7所述的管芯，其中所述功率管理电路还电连接到所述功能电路。
9、 根据权利要求l所述的管芯，其中 所述电源选通电路包括多个电源选通电路；并且 所述功能电路包括相应的多个功能电路，其中通过所述多个电源选通电路中的相应一个独立地控制提供给所述多个功能电路中的 每一个的功率。
10、 根据权利要求9所述的管芯，其中所述多个功能电路的至 少一个子集为微处理器。
11、 根据权利要求10所述的管芯，其中选通至不工作的微处理 器的功率。
12、 根据权利要求1所述的管芯，还包括用于将所述电源选通 电路电连接到所述管芯连接元件的所述部分以及电连接到所述功能 电路的金属层。
13、 根据权利要求12所述的管芯，其中在所述电源选通电路之 上使所述金属层相互交叉。
14、 一种装置，包括基板；电源输入；在所述基板上或其中的导电区，所述导电区电连接到所述电源 输入；以及耦合到所述基板的半导体管芯，所述管芯包括 功能电路；以及电连接到所述导电区和所述功能电路的电源选通电路，用于可 切换地向所述功能电路提供功率，其中所述电源选通电路经由管芯连接元件电连接到所述导电区，并且其中所述管芯连接元件的至少 一部分不在所述电源选通电路之上。
15、 根据权利要求14所述的装置，其中所述电源选通电路包括 一个或多个MOSFET。
16、 根据权利要求14所述的装置，其中所述管芯连接元件为 C4突起。
17、 根据权利要求14所述的装置，其中所述功能电路包括微处 理器。
18、 根据权利要求14所述的装置，其中所述功能电路包括至少 一个高速缓冲存储器阵列，并且所述管芯连接元件的所述至少一部 分位于所述高速缓冲存储器阵列之上。
19、 根据权利要求14所述的装置，其中所述导电区包括 未选通的导电区，用于将所述电源输入电连接到所述电源选通电路；以及选通导电区，用于将所述电源选通电路电连接到所述功能电路。
20、 根据权利要求19所述的装置，其中所述功能电路经由所述 功能电路之上的管芯连接元件电连接到所述选通导电区。
21、 根据权利要求19所述的装置，其中所述未选通的导电区和 所述选通导电区相互交叉。
22、 根据权利要求19所述的装置，其中所述未选通的导电区和 所述选通导电区包括用于耦合到所述半导体管芯的焊盘簇。
23、 根据权利要求19所述的装置，其中所述半导体管芯还包括 金属层，所述金属层用于将所述电源选通电路电连接到与所述未选 通的导电区和所述选通导电区相关的管芯连接元件。
24、 根据权利要求14所述的装置，其中 所述电源选通电路包括多个电源选通电路；并且 所述功能电路包括相应的多个功能电路，其中通过所述多个电源选通电路中的相应一个独立地控制提供给所述多个功能电路中的 每一个的功率。
25、 根据权利要求14所述的装置，其中所述半导体管芯包括多 个半导体管芯，并且所述导电区包括相关的与相应的半导体管芯对 准的多个导电区。
26、 一种计算机，包括 管芯外存储器件；以及 处理器管芯，其包括多个管芯连接元件，其中所述多个管芯连接元件的第一子集接 收功率；处理器电路；电连接在所述管芯连接元件的所述第一子集和所述处理器电路 之间的电源选通电路，其中作为管芯连接元件的所述第一子集的至 少一部分的第二子集不在所述电源选通电路之上，并且其中所述电 源选通电路通过将所述管芯连接元件的所述第一子集可切换地互连 到所述处理器电路来对功率向所述处理器电路的施加进行控制。
27、 根据权利要求26所述的计算机，其中所述处理器电路包括 至少一个高速缓冲存储器阵列，并且其中作为所述管芯连接元件的 所述第二子集的至少一部分的第三子集位于所述高速缓冲存储器阵 列之上。
28、 根据权利要求26所述的计算机，还包括基板，其具有 未选通的导电区，用于经由所述管芯连接元件的所述第一子集将电源输入电连接到所述电源选通电路的输入；以及选通导电区，其经由所述管芯连接元件的第四子集电连接到所 述电源选通电路的输出并经由位于所述功能电路上方的所述管芯连 接元件的第五子集电连接到所述功能电路，其中作为管芯连接元件 的所述第四子集的至少一部分的第六子集不在所述电源选通电路之 上。
29、 根据权利要求28所述的计算机，其中经由利用不足的管芯 连接元件向所述电源选通电路以及从所述电源选通电路提供来自所 述基板的功率。
30、 根据权利要求28所述的计算机，其中管芯连接元件的所述 第四子集和管芯连接元件的所述第五子集经由所述选通导电区中的金属层相连。
全文摘要
描述了一种半导体器件，其在单个管芯上包括功能电路和电源选通电路。电源选通电路用于控制传送给诸如半导体器件上的功能电路的内核电路元件的功率。利用诸如C4突起的利用不足的管芯连接元件将功率提供给电源选通电路，并且有可能从电源选通电路提供功率。
文档编号G06F1/32GK101233474SQ200680027526
公开日2008年7月30日 申请日期2006年7月6日 优先权日2005年7月29日
发明者E·伯顿 申请人:英特尔公司