[0037] 在阵列基板的驱动电路的设计方案中，通常包括两种设计方式，其中第一种设计 方式是将驱动电路的各级移位寄存器都设置在一侧非显示区域，第二种设计方式是将驱动 电路的各级移位寄存器分别设置在两侧非显示区域，即将驱动偶数行像素单元的移位寄存 器设置在第一侧非显示区域，将驱动奇数行像素单元的移位寄存器设置在第二侧非显示区 域。
[0038] 对于第一种设计方式，如图1所示，其中的第一移位寄存器22、第二移位寄存器23 和触控扫描电路24均设置在阵列基板的第一侧非显示区域；对于第二种设计方式，如图2a 所示，也可以将驱动电路21中的第一移位寄存器22和触控扫描电路24设置在阵列基板第 一侧非显示区域，第二移位寄存器23设置在阵列基板第二侧非显示区域，或者，如图2b所 示，第一移位寄存器22设置在阵列基板第二侧非显示区域，第二移位寄存器23和触控扫描 电路24设置在阵列基板第一侧非显示区域。另外，如图2a所示，若触控扫描电路24与第 二移位寄存器23不在同一侧非显示区域，则触控扫描电路24的第二控制端242通过贯穿 阵列基板的显示区域1的第一走线25与位于第二侧非显示区域的第二移位寄存器23的第 二显不扫描信号输出端242连接，或者，若触控扫描电路24与第一移位寄存器22不在同一 侧非显示区域，则触控扫描电路24的第一控制端241通过贯穿所述阵列基板的显示区域1 的第二走线26与位于第二侧非显示区域的第一移位寄存器22的第一显示扫描信号输出端 连接。
[0039] 本发明上述图1、图2a和图2b给出了每个触控扫描电路24与对应的第一移位寄 存器22和第二移位寄存器23的相对位置关系。
[0040] 而当驱动电路中包括的触控扫描电路24的数目为至少两个时，该至少两个触控 扫描电路24可以设置在第一侧非显示区域和/或第二侧非显示区域，分别如图3a、图3b和 图3c所示，图3a中至少两个触控扫描电路24设置在阵列基板的第一侧非显示区域，图3b 中至少两个触控扫描电路24分别设置在阵列基板的第一侧非显示区域和第二侧非显示区 域，图3c中至少两个触控扫描电路24均设置在阵列基板的第二侧非显示区域。
[0041 ] 以下对本发明实施例中位于阵列基板显示区域设置的触控电极、像素电极，非显 示区域的驱动电路中的移位寄存器、触控扫描电路的具体设置方式进行说明。
[0042] 具体的，图4为本发明实施例中阵列基板上触控电极的一种设置方式示意图，如 图4所示，为实现触控功能，需要在阵列基板的显示区域1设置触控电极12,其中该触控电 极12可以为阵列基板上单独设置的一层，或者是由阵列基板上的公共电极复用得到，即将 阵列基板上显示区域1的公共电极划分为呈矩阵排列的触控电极12,每个触控电极设置有 对应的触控走线13,位于同一行的触控电极12通过对应的触控走线13连接到同一个触控 扫描电路24的触控信号输出端244。
[0043] 本发明上述实施例的技术方案可以应用到平面转换（In-PlaneSwitching，IPS) 技术和边缘场开关（FringeFieldSwitching，简称FFS)技术中，在IPS技术中，由公共电 极划分得到的触控电极和像素电极同层设置，而在FFS技术中，由公共电极划分得到的触 控电极和像素电极不同层设置，触控电极可以位于像素电极上方的层中，或者位于像素电 极下方的层中。
[0044] 仍参见图4,在阵列基板上设置有像素单元11，针对阵列基板上的触控电极12和 像素单元11，其中在阵列基板上位于同一行的触控电极12与至少连续两行像素单元11位 置相对应。具体的，如果触控电极和像素电极同层设置，则一行触控电极和对应的至少两行 像素单元的像素电极分布在阵列基板的同一区域，并且间隔设置；如果触控电极和像素电 极非同层设置，则一行触控电极和对应的至少两行像素单元的像素电极在阵列基板的透光 方向上大致重合。
[0045] 图5a为本发明实施例中各组移位寄存器和触控扫描电路第一种对应关系示意 图，如图5a所示，针对阵列基板上的各行像素单元，驱动电路包括与每行像素单元一一对 应的多个级联的移位寄存器VSR，该多个级联的移位寄存器VSR分为至少两组，每组移位寄 存器VSR用于驱动所述至少连续两行像素单元，触控扫描电路与各组移位寄存器VSR-一 对应设置。具体的，参见上述同一行触控电极与至少连续两行像素单元位置相对应可知，触 控扫描电路24与对应组移位寄存器VSR分别作用的触控区域和显示区域也是对应一致的。
[0046] 参见图5a，该驱动电路包括至少三组VSR，其中第一组VSR包括VSR1、VSR2...... VSRt，分别输出对应的显示扫描信号G1、G2……Gt，每个显示扫描信号用于驱动一行像素 单元，第二组VSR包括VSRt+1、VSRt+2……VSR2t，分别输出对应的显示扫描信号Gt+1、 Gt+2……G2t，每个显示扫描信号用于驱动一行像素单元，第三组VSR包括VSR2t+l、VSR2t+2等，分别输出对应的显示扫描信号G2t+1、G2t+2等，每个显示扫描信号用于驱动 一行像素单元。
[0047] 又如上述实施例中，其中的第一移位寄存器发送的第一显示扫描信号和第二移位 寄存器发送的第二显示扫描信号可以是分别用于驱动阵列基板上相邻行的像素单元，即实 现在相邻行的像素单元显示的间隙执行触控。则该第一移位寄存器为其所在组的最后一个 移位寄存器，而第二移位寄存器为其所在组的第一个移位寄存器，即在相邻组移位寄存器 的扫描阶段间隙，利用触控扫描电路执行触控扫描。具体的，参照图5a，其中第一个触控扫 描电路设置在第一组VSR和第二组VSR之间，即第一个触控扫描电路是根据第一组VSR中 最后一个移位寄存器VSRt和第二组触控扫描电路中的第一个移位寄存器VSRt+1的显示扫 描信号，生成触控扫描信号TXC1，以驱动一行触控电极；而第二个触控扫描电路设置在第 二组VSR和第三组VSR之间，即第二个触控扫描电路是根据第二组VSR中最后一个移位寄 存器VSRt和第三组触控扫描电路中的第一个移位寄存器VSRt+1的显示扫描信号，生成触 控扫描信号TXC2,以驱动一行触控电极。
[0048] 其中，第一组VSR、第二组VSR和第三组VSR均工作在显示阶段，而各触控扫描电路 工作在触控阶段。
[0049] 另外，根据该触控扫描电路作用的触控区域与第一组VSR作用的显示区域对应一 致，还是与第二组VSR作用的显示区域对应一致，本发明实施例提供的技术方案分为两类， 第一类是先显示再触控的技术方案，即触控扫描电路作用的触控区域与第一组VSR作用的 显示区域对应一致，第二类是先触控再显示的技术方案，即触控扫描电路作用的触控区域 与第二组VSR作用的显示区域对应一致。
[0050] 对于第一类先显示再触控的技术方案，则与最后一组移位寄存器对应的触控扫 描电路的第一控制端与最后一组移位寄存器中的最后一个移位寄存器的显不扫描信号输 出端连接，第二控制端与第一组移位寄存器中第一个移位寄存器的显示扫描信号输出端连 接。以实现在一帧图像扫描完成后，即驱动电路中级联的最后一个输出移位寄存器的显示 扫描信号后，下一帧图像扫描开始前，即驱动电路中级联的第一个输出移位寄存器的显示 扫描信号前，执行对阵列基板上最后一个触控区域执行触控。如图5b所示，其中最后一个 触控扫描电路，其分别与最后一组，即第m组VSR中的最后一个移位寄存器，以及第一组VSR 中第一个移位寄存器的连接。另外，还有一种实现方式，即为该最后一个触控扫描电路单独 设置一个触控终止信号线，控制芯片通过该触控终止信号线发送关断信号，以终止最后一 个触控扫描电路发出触控信号。
[0051] 对于第二类先触控再显示的技术方案，与第一组移位寄存器对应的触控扫描电路 的第一控制端与触控启动信号线，以及最后一组移位寄存器中的最后一个移位寄存器的显 示扫描信号输出端连接，第二控制端与第一组移位寄存器中第一个移位寄存器的显示扫描 信号输出端连接。该类情况下，由于设置在最前的触控扫描电路无第一次执行触控的启动 信号，需要在原有驱动电路的基础上，单独增加一个触控启动信号线，但在除第一次执行触 控的情况下，仍可以根据最后一组移位寄存器中的最后一个移位寄存器的显示扫描信号， 在阵列基板