上的最后一个显示区域显示完成后，执行对阵列基板上第一个触控区域执行触 控。对于第二类先触控再显示的技术方案，其需要另外单独设置一条触控启动信号线，而对 于第一类先显示再触控的技术方案，则不需要单独设置触控信号线。如图5c所示，其中第 一个触控扫描电路，其分别与第一组VSR中第一个移位寄存器，第m组VSR中的最后一个移 位寄存器，以及触控启动信号线连接。
[0052] 以下对本发明实施例中触控扫描电路的具体电路结构进行说明。图6为本发明 实施例中一种触控扫描电路的结构示意图，如图6所示，触控扫描电路包括锁存器31和选 择电路32,其中的锁存器31包括第一输入端311、第二输入端312和第一输出端313,锁存 器31的第一输入端311对应触控扫描电路的第一控制端，并与第一显示扫描信号输出端连 接，锁存器31的第二输入端312对应触控扫描电路的第二控制端，并可以与第二显示扫描 信号输出端连接，锁存器31用于在第一移位寄存器输出第一显不扫描信号结束，到第二移 位寄存器开始输出第二显不扫描信号的时间段，通过锁存器31的第一输出端313输出第一 控制信号，以及在其他时间段通过锁存器31的第一输出端313输出第二控制信号。
[0053] 选择电路32的选择控制端321与锁存器31的第一输出端313连接，选择电路32 的第一输入端322用于接收公共电压信号，选择电路32的第二输入端323对应触控扫描电 路的触控信号输入端，选择电路32的第二输出端324对应触控扫描电路的触控信号输出 端。该选择电路32具体用于在接收所述第一控制信号时，将选择电路32的第二输入端323 和选择电路32的第二输出端324导通，S卩在第一移位寄存器输出第一显不扫描信号结束， 到第二移位寄存器开始输出第二显示扫描信号的时间段，将从第二输入端323输入的触控 信号从选择电路的输出端输出给触控电极，在接收到第二控制信号，即在除上述第一移位 寄存器输出第一显示扫描信号结束，到第二移位寄存器开始输出第二显示扫描信号的以外 的时间段，将选择电路32的第一输入端322和选择电路32的第二输出端324导通，即可以 在公共电极复用为触控电极的情况下，将公共电压信号输入到各触控电极。
[0054] 图7为本发明实施例中一种锁存器的电路示意图，如图7所示，其中的锁存器31 包括第一反相器41、第一时钟反相器42、第二时钟反相器43、第三时钟反相器44和第一薄 膜晶体管45,其中所述第一反相器41的输入端对应锁存器的第一输入端，第一反相器41的 输出端连接所述第一时钟反相器42的第一控制端、第二时钟反相器43的第二控制端和第 三时钟反相器44的第二控制端；第一时钟反相器42的输入端和第二控制端均对应锁存器 的第一输入端，第一时钟反相器42的输出端与第二时钟反相器43的输出端连接；
[0055] 第二时钟反相器43的第一控制端对应所述锁存器的第一输入端，第二时钟反相 器43的输入端与第三时钟反相器44的输出端；
[0056] 第三时钟反相器44的输入端与第一薄膜晶体管45的输出端连接，第三时钟反相 器44的第一控制端对应锁存器的第一输入端，第三时钟反相器44的输出端对应所述锁存 器的输出端；
[0057] 第一薄膜晶体管45的控制端对应锁存器的第二输入端，所述第一薄膜晶体管45 的输入端与高电平信号输入端VGH连接，该第一薄膜晶体管45可以为N型薄膜晶体管，高 电平导通。
[0058] 本实施例中锁存器具体的针对图5所示实施例中第一组VSR和第二组VSR之间的 触控扫描电路，其中第一反相器41、第一时钟反相器42的输入端均对应锁存器的第一输入 端，也就是与第一组VSR中最后一个移位寄存器的第一显示扫描信号输出端连接，同时锁 存器的第三时钟反相器44的输入端与第一薄膜晶体管45的输出端连接，第一薄膜晶体管 45的栅极与第一组VSR中最后一个移位寄存器的第一显不扫描信号输出端连接。
[0059] 由于锁存器的第一输入端和第二输入端分别连接两个不同的移位寄存器，不允许 其同时输出显示扫描信号，因此该锁存器不允许第一输入端和第二输入端同时输入高电 平；当第一移位寄存器输出第一显不扫描信号Gt，第一输入端输入高电位时，第一时钟反 相器42输出低电平信号，并拉低第三时钟反相器44输入端的电位，但第二时钟反相器43 和第三时钟反相器44均处于开路状态，无信号输出；当第一显示扫描信号Gt结束，锁存器 的第一输入端输入低电平信号时，第二时钟反相器43和第三时钟反相器44导通，此时第三 时钟反相器44的输入端已经提前置为低电平，因此输出锁存器的第一输出端开始输出高 电平信号，同时与第二时钟反相器43相互作用，锁存器处于锁存状态，持续输出高电平信 号，直到第二移位寄存器生成第二显示扫描信号Gt+1，即第一薄膜晶体管45的栅极输入高 电平信号时，第一薄膜晶体管导通，将从高电平信号输入端接收到的高电平信号，拉高第三 时钟反相器44输入端的电位，第三时钟反相器44开始输出低电平信号；随后，第二移位寄 存器停止输出第二显示扫描信号Gt+1，锁存器处于锁存状态，锁存器持续输出低电平信号。 本实施例中高电平信号作为锁存器输出的第一控制信号，低电平信号作为锁存器输出的第 二控制信号，锁存器的电平输出真值表如下：
[0060]
【主权项】
1. 一种阵列基板，其特征在于，包括显示区域和围绕所述显示区域的非显示区域，所述 显示区域设置有呈阵列排列的像素单元，所述非显示区域设置有驱动电路，所述驱动电路 包括： 第一移位寄存器和第二移位寄存器，所述第一移位寄存器包括用于输出第一显不扫描 信号的第一显示扫描信号输出端，所述第二移位寄存器包括用于输出第二显示扫描信号的 第二显示扫描信号输出端； 触控扫描电路，所述触控扫描电路的第一控制端与所述第一显示扫描信号输出端连 接，所述触控扫描电路的第二控制端与所述第二显示扫描信号输出端连接，所述触控扫描 电路还包括触控信号输入端和触控信号输出端，触控阶段，所述触控扫描电路根据第一显 示扫描信号，以及所述第二显示扫描信号，控制通过所述触控信号输出端输出触控信号。
2. 根据权利要求1所述的阵列基板，其特征在于，所述第一显示扫描信号和所述第二 显示扫描信号分别用于驱动所述阵列基板上相邻行的像素单元。
3. 根据权利要求1所述的阵列基板，其特征在于，所述第一移位寄存器、所述第二移位 寄存器和所述触控扫描电路均设置在所述阵列基板的第一侧非显示区域。
4. 根据权利要求1所述的阵列基板，其特征在于，所述第一移位寄存器和所述触控扫 描电路设置在所述阵列基板第一侧非显示区域，所述第二移位寄存器设置在所述阵列基板 第二侧非显示区域，或者，所述第一移位寄存器设置在所述阵列基板第一侧非显示区域，所 述第二移位寄存器和所述触控扫描电路设置在所述阵列基板第二侧非显示区域。
5. 根据权利要求4所述的阵列基板，其特征在于，所述触控扫描电路的第二控制端通 过贯穿所述阵列基板的显示区域的第一走线与所述位于所述第二侧非显示区域的第二移 位寄存器的第二显示扫描信号输出端连接；或者，所述触控扫描电路的第一控制端通过贯 穿所述阵列基板的显示区域的第二走线与所述位于所述第一侧非显示区域的第一移位寄 存器的第一显示扫描信号输出端连接。
6. 根据权利要求1所述的阵列基板，其特征在于，所述触控扫描电路的数目为至少两 个，所述至少两个触控扫描电路设置在所述阵列基板的第一侧非显示区域和/或第二侧非 显示区域。
7. 根据权利要求1所述的阵列基板，其特征在于，所述阵列基板上显示区域的公共电 极划分为呈矩阵排列的触控电极，每个所述触控电极设置有对应的触控走线，位于同一行 的触控电极通过对应的触控走线连接到同一个触控扫描电路的触控信号输出端。
8. 根据权利要求1所述的阵列基板，其特征在于，所述阵列基板上位于同一行的触控 电极与至少连续两行像素单元位置相对应。
9. 根据权利要求1-7任一所述的阵列基板，其特征在于，所述触控扫描电路包括锁存 器； 所述锁存器的第一输入端与所述第一显示扫描信号输出端连接，所述锁存器的第二输 入端与所述第二显示扫描信号输出端连接，所述锁存器用于在第一移位寄存器输出第一显 示扫描信号结束，到第二移位寄存器开始输