专利名称：半导体存储装置的驱动方法
技术领域：
本发明涉及具有铁电体电容器的半导体存储装置的驱动方法。
该第1已有实施例的半导体存储装置是在数据读出时记录的数据消失的破坏读出方式。因此，在数据读出之后必须再次进行写入动作，所以，每次数据的读出动作都必须进行改变铁电体膜的极化的方向的动作(极化反相动作)。
然而，在铁电体膜中，会发生极化疲劳劣化的现象，所以，反复进行极化反相动作时，铁电体膜的极化特性将显著地劣化。
因此，提案了图7所示的第2已有实施例的半导体存储装置。即，第2已有实施例是将铁电体电容器2的下电极1b与FET1的栅极1c连接而将铁电体电容器2用于控制FET1的栅极电位的非破坏读出方式。在图7中，3表示衬底。
将数据写入该第2已有实施例的半导体存储装置时，写入电压加到成为控制电极的铁电体电容器2的上电极2a与衬底3之问。
例如，将相对于衬底3为正的电压(控制电压)加到上电极2a上来写入数据时，在铁电体电容器2的铁电体膜2c上发生向下的极化。然后，即使将上电极2a接地，在FET1的栅极1c上也残留有正的电荷，所以，栅极1c的电位为正。
如果栅极1c的电位超过FET1的阈值电压，FET1就成为导通状态，所以，向漏极区域1a与源极区域1b之间供给电位差时，就会在漏极区域1a与源极区域1b之间流过电流。将这样的铁电体存储器的逻辑状态定义为例如“1”。
另一方面，将相对于衬底3为负的电压加到铁电体电容器2的上电极2a上时，在铁电体电容器2的铁电体膜2c上将发生向上的极化。然后，即使将上电极2a接地，在FET1的栅极1c上也残留有负的电荷，所以，栅极1c的电位为负。这时，栅极1c的电位总是小于FET1的阈值电压，所以，FET1是截止状态，即使向漏极区域1a与源极区域1b之间供给电位差，在漏极区域1a与源极区域1b之间也不会有电流流过。将这样的铁电体存储器的逻辑状态定义为例如“0”。
即使切断向铁电体电容器2的供给电源，即不将电压加到铁电体电容器2的上电极2a上，上述各逻辑状态也仍然保持，所以，这就实现了非易失性的存储装置。即，在某一期间切断供给电源之后，再次供给电源而就电压加到漏极区域1a与源极区域1b之间时，逻辑状态为“1”时，在漏极区域1a与源极区域1b之间流过电流，所以，可以读出数据“1”，另一方面，在逻辑状态为“0”时，在漏极区域1a与源极区域1b之间就没有电流流过，所以，可以读出数据“0”。
然而在电源切断期间中，铁电体电容器2的上电极2a和衬底3成为接地电位，所以，栅极1c上的电位成为孤立状态。因此，理想的情况是，如图8所示的那样，向铁电体电容器2写入数据时的滞后回线4与偏置电压为0时的FET1的栅极电容负载线7的第1交点d成为与数据“1”对应的栅极1c的电位，同时，滞后回线4与栅极电容负载线8的第2交点c成为与数据“0”对应的栅极1c的电位。在图8中，纵轴表示在上电极2a(或栅极1c)上出现的电荷Q，横轴表示电压V。
实际上，铁电体电容器2并不是理想的绝缘体，具有电阻成分，所以，涉及栅极1c的电位通过该电阻成分而降低。该电位降低是指数函数，具有将FET1的栅极电容和铁电体电容器2的电容的并联合成电容与铁电体电容器2的电阻成分相乘而达到的时间常数，该时间常数高达约104秒。因此，栅极1c的电位经过数小时后而衰减一半。
如图8所示，涉及栅极1c的电位在第2交点c约为1V，所以，该电位减小一半时，涉及栅极1c的电位成为约0.5V，低于FET1的阈值电压(通常，约为0.7V)，所以，应是导通状态的FET1在短时间内成为截止状态。
这样，在将铁电体电容器应用于FET的栅极电位控制方式的铁电体存储器中，在数据读出之后，虽然具有不需要再次进行写入动作的优点，但是，存在以下的问题。即，在写入数据之后，在FET的栅极上产生电位，保持该栅极电位的能力决定记忆特性，但是，由于铁电体电容器的电阻成分的影响，铁电体电容器放电的时间常数短，所以，数据保持能力弱，即记忆特性差。
因此，我们考虑了图9所示的半导体存储装置。下面，将图9所示的半导体存储装置称为作为本发明的前提的半导体存储装置。
在构成成为本发明的前提的半导体存储装置的第1列的存储单元块中，多个例如4个铁电体电容器CF11、CF21、CF31、CF41在位线方向串联连接，同时，选择场效应晶体管(以下，简单地称为选择晶体管)Q11、Q21、Q31、Q41与各铁电体电容器CF11、CF21、CF31、CF41并联连接，由各铁电体电容器和各选择晶体管构成存储单元。通过检测从多个铁电体电容器CF11、CF21、CF31、CF41中选择的铁电体电容器的铁电体膜的极化的偏移而读出数据的第1读出场效应晶体管(以下，简单地称为读出晶体管)Q51与多个铁电体电容器CF11、CF21、CF31、CF41串联连接的第1列的串联电路的下端侧连接。
另外，在第2存储单元块中，和第1存储单元块一样，多个铁电体电容器CF12、CF22、CF32、CF42在位线方向串联连接，同时，选择晶体管Q12、Q22、Q32、Q42与各铁电体电容器CF12、CF22、CF32、CF42并联连接，通过检测选择的铁电体电容器的铁电体膜的极化的偏移而读出数据的第2读出晶体管Q52与多个铁电体电容器CF12、CF22、CF32、CF42串联连接的第2列的串联电路的下端侧连接。
构成第1行的存储单元的选择晶体管Q11、Q12的栅极共同与第1字线WL1连接，构成第2行的存储单元的选择晶体管Q21、Q22共同与第2字线WL2连接，构成第3行的存储单元的选择晶体管Q31、Q32的栅极共同与第3字线WL3连接，构成第4行的存储单元的选择晶体管Q41、Q42的栅极共同与第4字线WL4连接。
第1列的串联电路的上端部，即第1行的铁电体电容器CF11的上电极与第1控制线(第1置位线)BS1连接，同时，第1列的串联电路的下端部即第4行的铁电体电容器CF41的下电极与第1读出晶体管Q51的栅极连接，第1读出晶体管Q51的漏极区域与第1位线BL1连接。
第2列的串联电路的上端部，即第1行的铁电体电容器CF12的上电极与第2控制线(第2置位线)BS2连接，同时，第2列的串联电路的下端部，即第4行的铁电体电容器CF42的下电极与第1读出晶体管Q52栅极连接，第2读出晶体管Q52的漏极区域与第2位线BL2连接。
第1读出晶体管Q51的源极区域和第2读出晶体管Q52的源极区域共同与阳极线(复位线)CP连接。
成为本发明的前提的半导体存储装置的写入动作如下所述。下面，说明向构成第1列第2行的存储单元的铁电体电容器CF21写入数据的情况。
首先，将高电压加到字线WL1、WL3、WL4上，使选择晶体管Q11、Q21、Q41成为导通状态，另一方面，将接地电压加到字线WL2上，使选择晶体管Q31成为截止状态。这样，就选择了铁电体电容器CF21，同时铁电体电容器CF21的电容与第1读出晶体管Q51的栅极电容就成为串联连接，而串联电容电路的一端成为第1读出晶体管Q51的陷阱区域，同时串联电容电路的另一端成为第1控制线BS1。
其次，将第1读出晶体管Q51的陷阱区域接地，同时将写入电压加到第1控制线BS1上时，铁电体电容器CF21的极化方向根据该写入电压的极性而变化。然后，将高电压加到字线WL2上而使选择晶体管Q21成为导通状态时，铁电体电容器CF21的上电极与下电极短路，所以，铁电体电容器CF21成为复位状态。
从构成第1行第2列的存储单元的铁电体电容器CF21读出数据的动作如下。
首先，和写入动作时一样，将高电压加到字线WL1、WL3、WL4上，使选择晶体管Q11、Q21、Q41成为导通状态，另一方面，将接地电压加到字线WL2上，使选择晶体管Q31成为截止状态。这样，就选择了铁电体电容器CF21，同时铁电体电容器CF21的电容与第1读出晶体管Q51的栅极电容就成为串联连接，串联电容电路的一端成为第1读出晶体管Q51的陷阱区域，同时，另一端成为第1控制线BS1。
其次，将第1读出晶体管Q51的陷阱区域接地、同时将读出电压加到第1控制线BS1上时，该读出电压根据铁电体电容器CF21的电容值和第1读出晶体管Q51的栅极电容值而分割的电压加到第1读出晶体管Q51的栅极上，与该栅极电位相应地，在第1读出晶体管Q51的源极区域和漏极区域之间流过电流，该电流在阳极线CP与第1位线BL1之间流动。
在成为本发明的前提的半导体存储装置中，铁电体膜的极化值根据写入铁电体电容器的数据而不同，所以，施加读出电压时的铁电体膜的极化值的变化也不同。极化值的变化与电压的变化之比就是电容值，所以，铁电体电容器的电容值随与写入的数据对应的铁电体膜的极化值而不同。即，选择的铁电体电容器CF21的电容值具有随该铁电体电容器CF21的铁电体膜的极化值而不同的值。
然而，第1读出晶体管Q51的栅极电压由铁电体电容器CF21的电容值与第1读出晶体管Q51的栅极电容值的电容比决定，所以，第1读出晶体管Q51的栅极电容值根据铁电体电容器CF21的铁电体膜的极化值而变化。
因此，在第1读出晶体管Q51的源极区域和漏极区域之间流动的电流值根据写入铁电体电容器CF21的数据而变化，通过检测该电流值的变化，便可读出写入铁电体电容器CF21的数据。
如前所述，在成为本发明的前提的半导体存储装置中，在数据写入之后，使铁电体电容器成为复位状态，在数据保持期间中，不将电压加到铁电体电容器上，所以，记忆特性优异。即，不保持铁电体电容器的电位差，而保持铁电体膜的极化状态，所以，记忆特性优异。
但是，在成为本发明的前提的半导体存储装置中，在铁电体电容器与读出晶体管之间存在的寄生电容值随各地址而不同。例如，设第4列的铁电体电容器CF41与第1读出晶体管Q51之间的寄生电容值为q1、与选择晶体管Q11、Q21、Q31、Q41之间的寄生电容值各为q2时，则读出写入第4列的铁电体电容器CF41的数据时的寄生电容值为q1，与此相反，读出写入第1列的铁电体电容器CF11的数据时的寄生电容值却为q1+3×q2。
这样，由于在铁电体电容器与读出晶体管之间存在的寄生电容值随各地址而不同，所以，在读出动作时读出晶体管的栅极电压随各地址而不同，从而读出晶体管的动作将不稳定。
鉴于上述问题，本发明的目的旨在提高半导体存储装置的记忆特性，同时实现读出晶体管的动作的稳定性。
为了达到上述目的，本发明的半导体存储装置的驱动方法是具有利用铁电体膜的极化的偏移存储数据的铁电体电容器、具有与该铁电体电容器串联连接的单元选择晶体管的多个存储单元相互并联连接的存储单元块、与构成存储单元块的2个共同节点中的第1共同节点连接的施加读出电压的置位线和与2个共同节点中的第2共同节点连接的检测铁电体电容器的铁电体膜的极化的偏移的电容性负载的半导体存储装置的驱动方法，其特征在于包括第1步骤、第2步骤和第3步骤，所述第1步骤使与多个铁电体电容器中要读出数据的数据读出铁电体电容器串联连接的单元选择晶体管成为导通状态，另一方面，使与多个铁电体电容器中不读出数据的铁电体电容器串联连接的单元选择晶体管成为截止状态，将数据读出铁电体电容器的一边的电极通过第1共同节点与位线连接，同时将数据读出铁电体电容器的另一边的电极通过第2共同节点与电容性负载连接；所述第2步骤将读出电压加到位线上；所述第3步骤除去加到位线上的读出电压，在第2步骤中加上去的读出电压的大小设定为在第3步骤中除去该读出电压时使数据读出铁电电容器的铁电体膜的极化的偏移恢复到读出数据之前的偏移。
按照本发明的半导体存储装置的驱动方法，由于在第2步骤中施加的读出电压的大小设定为在第3步骤中除去该读出电压时使数据读出铁电电容器的铁电体膜的极化的偏移恢复到读出数据之前的偏移，所以，在读出铁电体电容器存储的数据时，读出的数据不会被破坏，从而不需要进行数据的再次写入动作。因此，每次的数据读出动作不需要改变铁电体膜的极化的方向的动作(极化反相动作)，从而铁电体电容器的铁电体膜不易发生极化疲劳劣化现象，所以，可以大大提高半导体存储装置可以读出的次数。
另外，在使电荷从数据读出铁电体电容器向电容性负载移动而读出数据时，未选择的铁电体电容器由截止状态的单元选择晶体管将其与电容性负载分离，从而未选择的铁电体电容器就不会起寄生电容的作用，所以，在数据读出时加到电容性负载上的电压就不会发生偏差。
本发明的半导体存储装置的驱动方法的特征在于在第3步骤之后，进而具有使数据读出铁电体电容器的一边的电极与另一边的电极间的电位差成为零的第4步骤。
这样，在第3步骤之后，使铁电体电容器的一边的电极与另一边的电极间的电位差成为零时，便可抑制铁电体电容器的电阻成分引起的电位降低，所以，可以提高记忆特性。
在本发明的半导体存储装置的驱动方法中，将在第2步骤中施加的读出电压的大小设定为使在施加该读出电压时在铁电体电容器的一边的电极与另一边的电极间发生的电位差小于铁电体电容器的矫顽电压。
这样，在除去在第2步骤中施加的读出电压时便可使数据读出铁电体电容器的铁电体膜的极化的偏移可靠地恢复到数据读出之前的偏移。
在本发明的半导体存储装置的驱动方法中，铁电体电容器偏置在第1共同节点侧，同时单元选择晶体管偏置在第2共同节点侧。
这样，与单元选择晶体管位于第1共同节点与铁电体电容器之间的情况相比，可以减小与第2共同节点连接的寄生电容，所以，可以进行更稳定的读出动作。
在本发明的半导体存储装置的驱动方法中，电容性负载是栅极与第2共同节点连接的场效应晶体管。
这样，可以根据铁电体电容器的电容值与场效应晶体管的栅极电容值的电容比分割在第2步骤中施加的电压，所以，容易将加到铁电体电容器上的电压的大小设定为在除去该读出电压时使铁电体膜的极化的偏移恢复到数据读出之前的偏移，同时，通过检测在场效应晶体管的漏极区域与源极区域之间流动的电流，可以可靠地检测铁电体膜的极化的偏移。
图1是构成实施例1的半导体存储装置的第1和第2存储单元块的等效电路图。
图2是说明实施例1的半导体存储装置的读出动作时的电荷和电压的变化的图。
图3是构成实施例2的半导体存储装置的第1存储单元块的等效电路图。
图4是构成实施例3的半导体存储装置的第1存储单元块的等效电路图。
图5是构成实施例4的半导体存储装置的第1存储单元块的等效电路图。
图6是构成第1已有实施例的半导体存储装置的存储单元的等效电路图。
图7是构成第2已有实施例的半导体存储装置的存储单元的等效电路图。
图8是说明第2已有实施例的半导体存储装置的读出动作时的电荷和电压的变化的图。
图9是成为本发明的前提的半导体存储装置的等效电路图。
符号说明如下CF11、CF12、CF13、CF14—第1存储单元块的铁电体电容器；CF21、CF22、CF23、CF24—第2存储单元块的铁电体电容器；Q11、Q12、Q13、Q14—第1存储单元块的单元选择晶体管；Q21、Q22、Q23、Q24—第2存储单元块的单元选择晶体管；Q11A、Q12A、Q13A、Q14A—第1存储单元块的第1单元选择晶体管；Q11B、Q12B、Q13B、Q14B—第1存储单元块的第2单元选择晶体管；Q10—第1块选择晶体管；Q20—第2块选择晶体管；Q15—第1写入晶体管；Q25—第2写入晶体管；Q16—第1读出晶体管；Q26—第2读出晶体管；Q17—复位晶体管；WL11、WL12、WL13、WL14—第1存储单元块的字线；WL21、WL22、WL23、WL24—第2存储单元块的字线；WL11A、WL12A、WL13A、WL14A—第1存储单元块的第1字线；WL11B、WL12B、WL13B、WL14B—第1存储单元块的第2字线；N11—第1存储单元块的第1共同节点；N12—第1存储单元块的第2共同节点；N21—第2存储单元块的第1共同节点；N22—第2存储单元块的第2共同节点；BS—块选择线；BL—位线；SET1—第1置位线；SET2—第2置位线；RST1—第1复位线；RST2—第2复位线；RE1—第1写入晶体管控制线；RE2—第2写入晶体管控制线；SE—复位控制线。
图1表示构成实施例1的半导体存储装置的第1和第2存储单元块的等效电路图。
如图1所示，在第1存储单元块中，由利用铁电体膜的极化的偏移存储数据的多个铁电体电容器CF11、CF12、CF13、CF14和与该多个铁电体电容器CF11、CF12、CF13、CF14分别串联连接的多个单元选择场效应晶体管(以下，简单地称为单元选择晶体管)Q11、Q12、Q13、Q14构成的多个存储单元相互并联连接。
第1存储单元块的第1共同节点N11通过选择第1存储单元块的第1存储单元块选择场效应晶体管(以下，简单地称为第1块选择晶体管)Q10与施加了读出电压的第1置位线SET1连接。第1块选择晶体管Q10的栅极与块选择线BS连接。第2共同节点N12通过第1写入场效应晶体管(以下，简单地称为第1写入晶体管)Q15与第1复位线RST1连接，同时，与作为电容性负载的第1读出场效应晶体管(以下，简单地称为第1读出晶体管)Q16的栅极连接。第1写入晶体管Q15的栅极与第1写入晶体管控制线RE1连接，第1读出晶体管Q16的漏极区域与位线BL连接，第1读出晶体管Q16的源极区域与第1复位线RST1连接。
另外，字线WL11、WL12、WL13、WL14分别与单元选择晶体管Q11、Q12、Q13、Q14的各栅极连接。
另外，在第2存储单元块中，同样由利用铁电体膜的极化的偏移存储数据的多个铁电体电容器CF21、CF22、CF23、CF24和分别与该多个铁电体电容器CF21、CF22、CF23、CF24串联连接的多个单元选择晶体管Q21、Q22、Q23、Q24构成的多个存储单元也相互并联连接。
第2存储单元块的第1共同节点N21通过选择第2存储单元块的第2存储单元块选择场效应晶体管(以下，简单地称为第2块选择晶体管)Q20与施加了读出电压的第2置位线SET2连接。第2块选择晶体管Q20的栅极与块选择线BS连接。第2共同节点N22通过第2写入场效应晶体管(以下，简单地称为第2写入晶体管)Q25与第2复位线RST2连接，同时，与作为电容性负载的第2读出场效应晶体管(以下，简单地称为第2读出晶体管)Q26的栅极连接。第2写入晶体管Q25的栅极与第2写入晶体管控制线RE2连接，第2读出晶体管Q26的漏极区域与位线BL连接，第2读出晶体管Q26的源极区域与第2复位线RST2连接。
另外，字线WL21、WL22、WL23、WL24分别与单元选择晶体管Q21、Q22、Q23、Q24的各栅极连接。
实施例1的特征在于构成第1存储单元块的铁电体电容器CF11、CF12、CF13、CF14偏置在第1共同节点N11侧，并且单元选择晶体管Q11、Q12、Q13、Q14偏置在第2共同节点N12侧，同时，构成第2存储单元块的铁电体电容器CF21、CF22、CF23、CF24偏置在第1共同节点N21侧，并且单元选择晶体管Q21、Q22、Q23、Q24偏置在第2共同节点N22侧。
构成第1存储单元块和第2存储单元块的多个铁电体电容器CF11、CF12、CF13、CF14、CF21、CF22、CF23、CF24的电容值相互相等，同时，多个单元选择晶体管Q11、Q12、Q13、Q14、Q21、Q22、Q23、Q24的尺寸相互相等。
在图1中虽然未示出，但是，位线BL与输入参照电压VREF的读出放大器SA连接，通过由读出放大器SA将在位线BL上出现的电压变化与参照电压VREF进行比较，可以读出所选择的铁电体电容器保存的数据。
(数据的写入动作)下面，说明实施例1的半导体存储装置的数据写入动作。这里，说明向构成第1存储单元块的第2列的存储单元块的铁电体电容器CF12写入数据的情况。
首先，将高电平信号加到块选择线BS、第1写入晶体管控制线RE1和字线WL12上，使第1块选择晶体管Q10、第1写入晶体管Q15和单元选择晶体管Q12成为导通状态，另一方面，将低电平信号加到第2写入晶体管控制线RE2和字线WL11、WL13、WL14、WL21、WL22、WL23、WL24上，使第2写入晶体管Q25、单元选择晶体管Q11、Q13、Q14、Q21、Q22、Q23、Q24成为截止状态。
这样，就选择了第1存储单元块的第2列的存储单元块。
其次，在写入数据“1”时，将高电平信号加到第1置位线SET1上，并且将低电平信号加到第1复位线RST1上，同时，在写入数据“0”时，将低电平信号加到第1置位线SET1上，并且将高电平信号加到第1复位线RST1上。
这样，置位电压就加到了构成第1存储单元块的第2列的存储单元块的铁电体电容器CF12的上电极上，同时，复位电压就加到了铁电体电容器CF12的下电极上，所以，在写入数据“1”时，铁电体电容器CF12的铁电体膜的极化就向下，另一方面，在写入数据“0”时，铁电体电容器CF12的铁电体膜的极化就向上。
然后，在数据的写入动作结束时，使第1置位线SET1和第1复位线RST1成为同电位后，将低电平信号加到块选择线BS、第1写入晶体管控制线RE1和字线WL12上，使第1块选择晶体管Q10、第1写入晶体管Q15和单元选择晶体管Q12成为截止状态。
这样，由于加到铁电体电容器CF12的上电极与下电极间的电位差成为零，所以，在该状态下即使切断电源，也维持铁电体电容器CF12的铁电体膜的极化状态，所以，将保存写入铁电体电容器CF12的数据。这样，半导体存储装置就发挥了非易失性存储器的功能。
(数据的读出动作)下面，说明从构成第1存储单元块的第2列的存储单元块的铁电体电容器CF12读出数据的动作。
首先，将高电平信号加到块选择线BS和字线WL12上，使第1块选择晶体管Q10和单元选择晶体管Q12成为导通状态，另一方面，将低电平信号加到第1写入晶体管控制线RE1和字线WL11、WL13、WL14、WL21、WL22、WL23、WL24上，使第1写入晶体管Q15和单元选择晶体管Q11、Q13、Q14、Q21、Q22、Q23、Q24成为截止状态。另外，将高电平信号加到第2写入晶体管控制线RE2上，使第2写入晶体管Q25成为导通状态。
这样，第1置位线SET1就与铁电体电容器CF12的上电极连接，同时，铁电体电容器CF12的下电极就与第1读出晶体管Q16的栅极连接。第1存储单元块的其他铁电体电容器CF11、CF13、CF14就与第1读出晶体管Q16断开，同时，第2存储单元块的CF21、CF22、CF23、CF24就与第2读出晶体管Q26断开。
在该状态下，将读出电压(例如1.5V)加到第1置位线SET1上时，该读出电压按铁电体电容器CF12的电容值与第1读出晶体管Q16的栅极电容值的电容比而分割的电压就加到第1读出晶体管Q16的栅极上。
在铁电体电容器CF12保存数据“1”和保存数据“0”时，铁电体电容器CF12的铁电体膜的极化的方向不同，所以，滞后回线的形状也不同，从而加到第1读出晶体管Q16的栅极上的电压的大小也不同。因此，第1读出晶体管Q16的栅极电位随保存的数据而不同。下面，参照图2说明这种情况。
将1.5V的读出电压加到第1置位线SET1上的状态，与将保持极化的点置换为原点同时将栅极电容作为负载线时，该负载线在1.5V的点与电压轴(横轴)相交的情况等价。如图2所示，这和对于数据“1”提供第1栅极电容负载线8的情况相等，也和对于数据“0”提供第2栅极电容负载线9的情况相等。
在电压加到第1置位线SET1上时，电压也加到铁电体电容器CF12上。因此，在第1置位线SET1的电位为1.5V时，对于数据“1”，极化就沿着第1曲线A而变化，在第1曲线A与第1栅极电容负载线8的交点g达到平衡，同时，对于数据“0”，极化沿着第2曲线B而变化，在第2曲线B与第2栅极电容负载线9的交点h达到平衡。
交点i、交点j和k决定各极化状态时的电位的分配，对于数据“1”，交点i与交点j间的约0.7V分配为第1读出晶体管Q16的栅极电位，同时，对于数据“0”，交点i与交点k间的约0.9V分配为第1读出晶体管Q16的栅极电位。
因此，如果将第1读出晶体管Q16的阈值电压设定为作为0.7V与0.9V的中间值的0.8V，在读出数据“1”时，第1读出晶体管Q16就成为截止状态，同时，在读出数据“0”时，第1读出晶体管Q16就成为导通状态。
因此，在向图1所示的位线BL与第1复位线RST1之间提供电位差时，存储着数据“1”时，电流就不流过第1读出晶体管Q16，另一方面，存储着数据“0”时，电流就流过第1读出晶体管Q16，所以，通过由读出放大器SA检测流过第1读出晶体管Q16的电流，便可判断存储的数据是“1”还是“0”。
在该读出动作中，读出电压加到第1置位线SET1上，对于数据“1”，作用于增强极化的方向，而对于数据“0”，则作用于极化反相的方向。因此，在加到铁电体电容器CF12上的电压超过其矫顽电压时，极化将发生反相，在实施例1中，在数据为“0”时，加到铁电体电容器CF12上的电压是0.6V，小于矫顽电压的点m，所以，极化不发生反相，从而存储的数据就不会发生变化。
这里，通过调整铁电体电容器CF12的电容值和第1读出晶体管Q16的栅极电容值，将加到第1置位线SET1与第1读出晶体管Q16的基极之间的电压分配为加到铁电体电容器CF12的上电极与下电极之间的电压和加到第1读出晶体管Q16的栅极与基极之间的电压，加到铁电体电容器CF12上的电压设定为不超过该铁电体电容器CF12的矫顽电压即极化不发生反相的值。
在实施例1中，在进行读出动作时，加到铁电体电容器CF12上的电压设定为不超过该铁电体电容器CF12的矫顽电压，但是，不限于此种情况，也可以将其大小设定为在除去加到该铁电体电容器CF12上的读出电压时该铁电体电容器CF12的铁电体膜的极化的偏移恢复到读出数据之前的偏移。
这样，按照实施例1，在进行了读出动作时，铁电体电容器CF12的铁电体膜的极化不发生反相，所以，在每次数据的读出动作时就不需改变铁电体膜的极化的方向的动作(极化反相动作)。因此，铁电体电容器CF12的铁电体膜就不易发生极化疲劳劣化，所以，可以大大提高半导体存储装置的记忆特性。
在数据的读出动作结束时，低电平信号加到第1置位线SET1和第1复位线RST1上，使铁电体电容器CF12的上电极与下电极间的电位差成为零。
其次，将高电平信号加到第1写入晶体管控制线RE1上，使第1写入晶体管Q15成为导通状态。然后，将低电平信号加到块选择线BS和字线WL2上，使第1块选择晶体管Q10和单元选择晶体管Q12成为截止状态。
在读出动作中，由于铁电体电容器CF12和单元选择晶体管Q12的漏电流的影响，作为悬浮节点的第1读出晶体管Q16的栅极电位发生变化，但是，由该动作使悬浮节点复位。
按照实施例1，铁电体电容器CF11、CF12、CF13、CF14的电容值相互相等，同时，单元选择晶体管Q11、Q12、Q13、Q14的尺寸相互相等，所以，在各铁电体电容器CF11、CF12、CF13、CF14与第1读出晶体管Q16之间存在的寄生电容值相互相等，所以，根据成为读出的对象的铁电体电容器的地址，不会发生第1读出晶体管Q16的栅极电位出现偏差的问题。
即，在第1存储单元块中，由于单元选择晶体管Q11、Q12、Q13、Q14连接在铁电体电容器CF11、CF12、CF13、CF14与第1读出晶体管Q16之间，所以，在使电荷从所选择的存储单元的铁电体电容器CF12向第1读出晶体管Q16的栅极移动而读出数据时，未选择的存储单元的铁电体电容器CF11、CF13、CF14就由截止状态的单元选择晶体管Q11、Q13、Q14而与第1读出晶体管Q16断开。因此，构成未选择的存储单元的具有大的电容值的铁电体电容器CF11、CF13、CF14就不起寄生电容的作用，所以，第1读出晶体管Q16的动作电压不会发生偏差。
在读出动作中，第2读出晶体管Q26的栅极通过第2写入晶体管Q25与第2复位线RST2连接，通过将该第2复位线RST2接地，便可使第2读出晶体管Q26可靠地成为截止状态。这样，便可从第1存储单元块稳定地进行数据的读出动作。
实施例2下面，参照图3说明本发明实施例2的半导体存储装置及其驱动方法。
图3表示构成实施例2的半导体存储装置的第1存储单元块的等效电路。在第2存储单元块中，也设置了和第1存储单元块相同的等效电路，但是，省略了图示。
如图3所示，由利用铁电体膜的极化的偏移存储数据的多个铁电体电容器CF11、CF12、CF13、CF14和分别与该多个铁电体电容器CF11、CF12、CF13、CF14串联连接的多个单元选择晶体管Q11、Q12、Q13、Q14构成的多个存储单元相互并联连接。
第1共同节点N11通过第1块选择晶体管Q10与施加读出电压的第1置位线SET1连接，第1块选择晶体管Q10的栅极与块选择线BS连接。第2共同节点N12通过第1写入晶体管Q15与第1复位线RST1连接，同时与作为电容性负载的第1读出晶体管Q16的栅极连接。第1写入晶体管Q15的栅极与第1写入晶体管控制线RE1连接，第1读出晶体管Q16的漏极区域与位线BL连接，第1读出晶体管Q16的源极区域与第1复位线RST1连接。
另外，字线WL11、WL12、WL13、WL14分别与单元选择晶体管Q11、Q12、Q13、Q14的各栅极连接。
实施例2的特征在于单元选择晶体管Q11、Q12、Q13、Q14配置在第1共同节点N11侧，同时，铁电体电容器CF11、CF12、CF13、CF14配置在第2共同节点N12侧。
在实施例2中，多个铁电体电容器CF11、CF12、CF13、CF14的电容值相互相等，同时多个单元选择晶体管Q11、Q12、Q13、Q14的尺寸相互相等。
实施例2的半导体存储装置的驱动方法和实施例1一样，所以，省略其说明。
按照实施例2的半导体存储装置的驱动方法，和实施例1一样，在进行了读出动作时，铁电体电容器CF12的铁电体膜的极化不发生反相，所以，铁电体电容器CF12的铁电体膜不易发生极化疲劳劣化，从而可以大大提高半导体存储装置的记忆特性。
下面，说明实施例1与实施例2的对比。在实施例1中，铁电体电容器CF11、CF12、CF13、CF14配置在第1共同节点N11侧，同时，单元选择晶体管Q11、Q12、Q13、Q14配置在第2共同节点N12侧，所以，与实施例2那样单元选择晶体管Q11、Q12、Q13、Q14位于第1共同节点N11与铁电体电容器CF11、CF12、CF13、CF14之间的情况相比，可以缩短驱动所需要的时间。即，在实施例1中，与未选择的铁电体电容器CF11、CF13、CF14串联连接的单元选择晶体管Q11、Q13、Q14的栅极—源极间的电容就起寄生电容的作用，但是，由于该寄生电容小，不会成为特别的问题，所以，可以进行高速动作。与此相反，在实施例2中，未选择的铁电体电容器CF11、CF13、CF14具有的大的电容起寄生电容的作用，所以，驱动所需要的时间将延长。
实施例3下面，参照图4说明本发明实施例3的半导体存储装置及其驱动方法。
图4表示构成实施例3的半导体存储装置的第1存储单元块的等效电路。在第2存储单元块中，也设置了和第1存储单元块相同的等效电路，但是，省略了图示。
如图4所示，在第1存储单元块中，由利用铁电体膜的极化的偏移存储数据的多个铁电体电容器CF11、CF12、CF13及CF14、与多个铁电体电容器CF11、CF12、CF13、CF14的上电极连接的多个第1单元选择晶体管Q11A、Q12A、Q13A、Q14A和与多个铁电体电容器CF11、CF12、CF13、CF14的下电极连接的多个第2单元选择晶体管Q11B、Q12B、Q13B、Q14B构成的多个存储单元相互并联连接。
第1共同节点N11通过第1块选择晶体管Q10与施加读出电压的第1置位线SET1连接，第1块选择晶体管Q10的栅极与块选择线BS连接。第2共同节点N12通过第1写入晶体管Q15与第1复位线RST1连接，同时与作为电容性负载的第1读出晶体管Q16的栅极连接。第1写入晶体管Q15的栅极与第1写入晶体管控制线RE1连接，第1读出晶体管Q16的漏极区域与位线BL连接，第1读出晶体管Q16的源极区域与第1复位线RST1连接。
另外，第1字线WL11A、WL12A、WL13A、WL14A分别与第1单元选择晶体管Q11A、Q12A、Q13A、Q14A的各栅极连接，同时第2字线WL11B、WL12B、WL13B、WL14B分别与第2单元选择晶体管Q11B、Q12B、Q13B、Q14B的各栅极连接。
实施例3的特征在于第1单元选择晶体管Q11A、Q12A、Q13A、Q14A分别位于铁电体电容器CF11、CF12、CF13、CF14与第1共同节点N11之间，同时，第2单元选择晶体管Q11B、Q12B、Q13B、Q14B分别位于铁电体电容器CF11、CF12、CF13、CF14与第2共同节点N12之间。
在实施例3中，多个铁电体电容器CF11、CF12、CF13、CF14的电容值相互相等，多个第1单元选择晶体管Q11A、Q12A、Q13A、Q14A的尺寸相互相等，多个第2单元选择晶体管Q11B、Q12B、Q13B、Q14B的尺寸相互相等。
对实施例3的半导体存储装置的存储单元块进行数据的写入动作或读出动作时，使与选择的存储单元的铁电体电容器CF12串联连接的第1单元选择晶体管Q12A和第2单元选择晶体管Q12B成为导通状态，使选择的铁电体电容器CF12的上电极通过第1选择晶体管Q12A与第1置位线SET1连接，同时使选择的铁电体电容器CF12的下电极通过第2单元选择晶体管Q12B与第1复位线RST1连接。另外，使与未选择的存储单元的铁电体电容器CF11、CF13、CF14串联连接的第1单元选择晶体管Q11A、Q13A、Q14A和第2单元选择晶体管Q11B、Q13B、Q14B成为截止状态。
按照实施例1或实施例2，在未选择的铁电体电容器CF11、CF13、CF14的上电极与下电极之间也加了一些电压，但是，按照实施例3，由于未选择的铁电体电容器CF11、CF13、CF14与第1置位线SET1和第1复位线RST1可靠地断开，所以，在未选择的铁电体电容器CF11、CF13、CF14的上电极与下电极之间完全没有加电压。
实施例4下面，参照图5说明本发明实施例4的半导体存储装置及其驱动方法。
图5表示构成实施例4的半导体存储装置的第1存储单元块的等效电路。在第2存储单元块中，也设置了和第1存储单元块相同的等效电路，但是，省略了图示。
如图5所示，在第1存储单元块中，由利用铁电体膜的极化的偏移存储数据的多个铁电体电容器CF11、CF12、CF13、CF14和与该多个铁电体电容器CF11、CF12、CF13、CF14分别串联连接的多个单元选择晶体管Q11、Q12、Q13、Q14构成的多个存储单元相互并联连接。
第1共同节点N11通过第1块选择晶体管Q10与施加读出电压的第1置位线SET1连接，第1块选择晶体管Q10的栅极与块选择线BS连接。第2共同节点N12通过第1写入晶体管Q15与第1复位线RST1连接，同时与作为电容性负载的第1读出晶体管Q16的栅极连接。第1写入晶体管Q15的栅极与第1写入晶体管控制线RE1连接，第1读出晶体管Q16的漏极区域与位线BL连接，第1读出晶体管Q16的源极区域与第1复位线RST1连接。
另外，字线WL11、WL12、WL13、WL14分别与单元选择晶体管Q11、Q12、Q13、Q14的各栅极连接。
在实施例4中，多个铁电体电容器CF11、CF12、CF13、CF14的电容值也相互相等，多个单元选择晶体管Q11、Q12、Q13、Q14的尺寸也相互相等。
实施例4的特征在于复位晶体管Q17连接在第1共同节点N11与第2共同节点N12之间，该复位晶体管Q17的栅极与复位控制线SE连接。
在实施例4中，在数据的写入动作和读出动作之后，将高电平信号加到复位控制线SE上，使复位晶体管Q17成为导通状态。
因此，可以在短时间内使在数据的写入动作和读出动作结束的铁电体电容器的上电极与下电极之间发生的电位差可靠地成为零。
在实施例1～4中，使用作为电容性负载的第1读出晶体管Q16，读出电压根据铁电体电容器的电容值和第1读出晶体管Q16的栅极电容值而分割的电压加到第1读出晶体管Q16的栅极上，通过根据该栅极的电位检测在第1读出晶体管Q16的漏极区域与源极区域之间流动的电流的差异，来读出铁电体电容器保存的数据，但是，也可以使用其他电容性负载来取代第1读出晶体管Q16。例如，可以使用配线来取代第1读出晶体管Q16，而由读出放大器检测读出电压根据铁电体电容器的电容值和配线具有的配线电容值而分割的电压加到配线上时的电压值。
按照本发明的半导体存储装置的驱动方法，读出电压的大小设定为在除去该读出电压时，铁电体膜的极化的偏移恢复到读出多值数据之前的偏移，在读出铁电体电容器存储的数据时，读出的数据不会被破坏，所以，不需要进行数据的再次写入动作。因此，铁电体电容器的铁电体膜不易发生极化疲劳劣化，所以，可以大大提高半导体存储装置的记忆特性。
另外，在使电荷从数据读出铁电体电容器向电容性负载移动而读出数据时，未选择的铁电体电容器由截止状态的单元选择晶体管与电容性负载断开，所以，未选择的铁电体电容器不起寄生电容的作用，从而数据读出时加到电容性负载上的电压不发生偏差。
权利要求
1.一种半导体存储装置的驱动方法，是具有利用铁电体膜的极化的偏移存储数据的铁电体电容器、具有与该铁电体电容器串联连接的单元选择晶体管的多个存储单元相互并联连接的存储单元块、与构成所述存储单元块的2个共同节点中的第1共同节点连接的施加读出电压的置位线和与2个共同节点中的第2共同节点连接的检测所述铁电体电容器的铁电体膜的极化的偏移的电容性负载的半导体存储装置的驱动方法，其特征在于该驱动方法包括第1步骤、第2步骤和第3步骤；所述第1步骤使与所述多个铁电体电容器中要读出数据的数据读出铁电体电容器串联连接的所述单元选择晶体管成为导通状态，另一方面，使与所述多个铁电体电容器中不读出数据的铁电体电容器串联连接的所述单元选择晶体管成为截止状态，将所述数据读出铁电体电容器的一边的电极通过所述第1共同节点与所述位线连接，同时将所述数据读出铁电体电容器的另一边的电极通过第2共同节点与所述电容性负载连接；所述第2步骤将读出电压加到所述位线上；所述第3步骤除去加到所述位线上的所述读出电压，在所述第2步骤中加上去的所述读出电压的大小设定为，在所述第3步骤中除去该读出电压时，使所述数据读出铁电体电容器的铁电体膜的极化的偏移恢复到读出所述数据之前的偏移。
2.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于在所述第3步骤之后，进而具有使所述数据读出铁电体电容器的所述一边的电极与所述另一边的电极间的电位差成为零的第4步骤。
3.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于在所述第2步骤中施加的所述读出电压的大小设定为，在施加该读出电压时，在所述铁电体电容器的所述一边的电极与所述另一边的电极间产生的电位差小于所述铁电体电容器的矫顽电压。
4.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于所述铁电体电容器配置在所述第1共同节点侧，同时，所述单元选择晶体管配置在所述第2共同节点侧。
5.根据权利要求1所述的半导体存储装置的驱动方法，其特征在于所述电容性负载是栅极与所述第2共同节点连接的场效应晶体管。
全文摘要
本发明的半导体存储装置的驱动方法,其装置是由串联连接的铁电体电容器CF11、CF12、CF13、CF14和单元选择晶体管Q11、Q12、Q13、Q14构成的多个存储单元相互并联连接。第1共同节点N11与施加读出电压的第1置位线SET1连接,第2共同节点N12与第1复位线RST1和第1读出晶体管Q16的栅极连接。加到第1置位线SET1上的读出电压的大小设定为,在除去该读出电压时,读出数据的铁电体电容器的铁电体膜的极化偏移恢复到读出数据之前的偏移。在提高半导体存储装置的记忆特性的同时,谋求读出晶体管的动作的稳定性。
文档编号G11C11/22GK1343008SQ01131028
公开日2002年4月3日 申请日期2001年9月4日 优先权日2000年9月5日
发明者加藤刚久, 嶋田恭博 申请人:松下电器产业株式会社