专利名称：动态存储器的刷新端口的制作方法
技术领域：
本发明的揭示内容涉及存储器、存储控制器、具有存储控制器的器件和存储系统。
背景技术：
传统上使用单晶体管存储器，比如动态随机存储器(DRAM)，因为很难打破单一单元存储器可以提供的密度。电容储存电荷(或电荷缺失)以表示存储状态。但是，这种类型的存储器件的显著的缺陷是储存状态信息的电容器件超过一定时间会丢失电荷。因此，如果存储器的电容部分上的电荷不周期性刷新，信息就会丢失。
刷新周期包括，读动态存储器的一部分，比如一行，然后将数据写回存储器的这一部分。周期性并足够频繁地执行这一操作以避免因为电容结构中的电荷衰减导致的任何数据丢失。因为来自存储器被刷新部分的数据必须读出，至少在单端口存储器中，一般不可能在刷新周期访问动态存储器的某些部分。换言之，刷新周期一般至少阻止对存储器件的某些区域的访问。因此，智能存储控制器经常控制刷新周期，使得它们可以安排好，从而不会干扰更多的对时间有较高要求的系统存储器访问。
现有的存储控制器通常采用和用来传输存储器访问命令的相同接口或相同的接口部分，以传输刷新命令或刷新行识别信息。另外，某些存储器提供自刷新功能，存储器通过此功能自动刷新动态单元。自刷新一般用于在存储控制器关闭且/或不访问存储器件的低能耗期间，以保持数据。但是自刷新在特殊时段不允许存储控制器保持对存储器中正在刷新的部分的控制。
某些存储器件也执行隐蔽刷新。隐蔽刷新是由存储器件执行的刷新，不由存储控制器发出信号来执行刷新。这种隐蔽刷新会影响时序，因为存储器件不知道来自存储控制器的访问请求，而使存储控制器和刷新之间的冲突成为可能。这样，由刷新引起的满足存储器请求的延迟会在某些情况下发生。
本发明通过举例说明，不局限于附图中的图。
图1示出系统的一个实施例，系统包括处理器和各含有刷新端口的存储器件。
图2示出存储控制器的一个实施例，存储控制器和含有刷新端口的存储器件相互作用。
图3示出基于一个实施例的存储控制器和存储器件的操作流程图。
图4示出采用刷新端口的DRAM的一个实施例。
图5示出基于一个实施例的一例操作集的时序图。
具体实施例方式
以下说明阐述了用于动态存储器的刷新端口的实施例。在以下说明中，列出许多详尽的细节，比如存储器类型，存储器等待时间，和信号以及时钟名，以提供对本发明的更加透彻的理解。但可以理解的是，本领域熟练的人可以不用这些详尽细节就实现本发明。另外，没有详细示出某些公知的结构、电路等等以免不必要地模糊本发明。
在多个实施例中，将揭示多个刷新端口。存储控制器或包含存储控制器的器件可采用刷新端口以将刷新命令输出到动态存储器。相应地，存储器可采用刷新端口作为输入以接收这些命令。采用刷新端口可有利于将这些刷新请求从数据传输端口分离。
图1示出采用动态存储器的系统的一个实施例。在图1的实施例中，处理器100包含存储控制器110，存储控制器110和含有存储器阵列152的存储器件150通信。处理器可以是通用处理器或者专用处理器，比如图形处理器、网络处理器、或其他已知类型，或其他可用的处理器。在其他实施例中，存储控制器可以是不同的或者单独的器件的一部分，比如芯存储体集或桥式元件。存储器件150可以是任一类型的要求刷新或得益于刷新的存储器。例如，大多数DRAM采用刷新。
存储控制器110包含数据传输端口120和刷新端口130。数据传输端口耦联一条或多条导线125(比如电导线或光导线)。导线125耦联在存储器件150上的数据传输端口160。存储控制器也包含刷新端口130。刷新端口耦联一条或多条导线135，且这些导线耦联在存储器件150上的刷新端口170。通常，数据传输端口处理命令、地址和数据，命令、地址和数据形成存储器请求和相应数据的传统交换。其中，数据传输端口可包括行和列地址信号接口。
如在本揭示使用那样中，端口一词可用于描述输入或输出接口。该接口可包括一个或多个信号接口。例如，接口可以是将诸如集成电路的器件连接到信号线的引出线或球或其他互连。在某些实施例中，端口可以是专用端口。在此讨论的刷新端口在通常运行中是用于发送或接收刷新信号的端口，它不用于传达传统存储器访问请求，传统存储器访问请求传输数据方框出入特定的器件。如果刷新端口基本上专用于执行刷新相关的功能，那么它可以是专用刷新端口。
作为比较，数据传输端口是用于传达传统存储器访问请求的接口，传统存储器访问请求传输数据方框出入存储器件。不同类型和大小的存储器的请求可以经由数据传输接口加以处理。数据传输接口可包括地址信号接口、数据信号接口、命令信号接口，等等。这些接口可以是单个且专用的或多路复用的。在某些实施例中，地址和命令可以多路复用的，在其他实施例中，地址、数据和命令可以全部多路复用的。本领域的熟练人员可以意识到许多不同类型用于传输存储器访问请求的已知或其他可用的接口都可用作数据传输接口。
在一个实施例中，刷新端口从数据传输端口分离，单独处理刷新请求(命令)，从而避免消耗数据传输端口的带宽。随着动态存储器密度进一步增加，刷新存储器的开销突出地增加了。这是因为较大存储器一般含有更多行，而每行一般独立刷新，因此增加了需要刷新的次数。随着刷新开销增加，若采用传统的通过数据传输接口传送刷新命令的技术，在数据传输接口控制这些刷新所需要的开销量也增加了。因此，刷新端口的某些实施例会随着存储密度的增加变得越来越有价值。
例如，如果256M的DRAM含有8存储体的存储器和16K行，那么在该部分的刷新周期内需要16,834次刷新。如果刷新间隔是10纳秒，刷新周期是8毫秒，那么开销增加到多至16％。随着DRAM存储密度增加，高开销的问题只会恶化。
在一个实施例中，刷新端口包括用于指定部分信号的端口和用于刷新信号的端口。在其他实施例中，这些信息可以经由单个接口或共享接口传送。该指定部分信号在确认刷新信号时，至少部分地识别存储器待刷新的部分。例如，此存储指定信号可以指定待刷新的行。因为许多动态存储器都有诸如计数器的逻辑线路以辅助刷新进程，来自动态存储器的信息可以同该指定部分信号结合，以更精确地确定应该刷新存储器的那部分。另一例子是多存储体存储器，指定部分信号可指定存储体号，而存储器内部的计数器可以指定该存储体内待刷新的行。
例如，在图2的实施例中，存储控制器200和存储器件250通信，存储器件250包括存储器阵列252，存储器阵列252含有N个存储体，从254-1到存储体254-N。一般，N是2的指数幂，但这不是必须的。该存储控制器包括刷新端口230，刷新端口230提供由刷新控制逻辑线路220产生的刷新命令。刷新命令经由一条或多条导线235传送到存储器件250的刷新端口270。另外，本实施例提供了一组刷新计数器275-1到275-N，对应于存储体254-1到254-N。
来自刷新控制逻辑线路的刷新命令220可包括存储体号和刷新信号。在某些情况下，提供专用刷新接口和指示接口的一组专用存储体号，而通信导线将刷新信号和存储体号耦联到存储器件。存储体号指示存储器件哪个存储体该刷新，存储器件响应刷新信号来刷新该存储体。本领域的熟练人员可以理解的是，在其他实施例中，可以采用不同的信号协议。例如，指定部分信号，例如存储体号的传输，其自身可作为刷新该部分的触发。
在另一个可选择的实施例中，存储体指示接口可以和传统数据传输信号共享。可以在用于数据访问请求的存储体号之间提供用于刷新的存储体号。刷新信号可以单独提供。这样，通过拥有一个端口以及和其他接口共享一部分仍可得到拥有专用端口的某些好处。
在一个实施例中，刷新信号(或等同的触发)引起对特定存储体的刷新，然后调整对应该存储体的刷新计数器。例如，刷新计数器可以增量或减量。这样，当刷新进行到特定的存储体，整个存储体最终得到刷新。并且因为刷新计数储存在本地，所以需要从存储控制器200传输到存储器件250的信息较少。如果其他访问方式可以为特定类型的存储器或者是特殊配置提供有利条件，则可以采用其他刷新行的方式。
在一个实施例中，存储控制器200和存储器件经由数据传输端口210和260交换存储器请求和数据。一组导线225在相应端口210和260之间传送反映数据和请求的信号。存储控制器200可根据存储器请求逻辑线路215安排请求。请求可以经由附加的导线或者连接存储控制器200和其他器件的导线接收，或可以通过器件的处理逻辑线路产生，该器件包含存储控制器200。在这一实施例中，因为存储控制逻辑线路包括存储器请求逻辑线路215和刷新控制逻辑线路220，所以存储控制器200可以智能地安排刷新以减少对存储器请求的干扰。
例如，存储控制器200可以避免在发生对存储体1的存储器请求的同时安排对存储体1的刷新。这样，不同的存储体可以同时读(或写)和刷新。有些存储器可以允许多存储体读(写)或多存储体刷新，但构思还是一样的。存储控制器200可以试图最优化刷新和存储器请求的混频。这种经由不用消耗存储器请求和数据带宽的专用端口单独传输刷新的能力，可以有助于进一步增加存储器和控制器的有效带宽。
为了提供高存储器访问带宽，当刷新和存储器请求发生冲突时，存储控制器200通常宁愿选用对特定存储体的存储器请求。因此，在存储利用高的期间，刷新控制逻辑线路220可能有些急需访问存储器阵列252。在某些情况下，存储器件可能是动态存储器，如果动态存储器在一定的时期内没有刷新，会丢失数据，而这种丢失经常被认为是不可接受的。因此，刷新控制逻辑线路220可能包括一个或多个定时监控器。这种定时监控器跟踪消耗在刷新存储器内的一组行的刷新中的时间。如果消耗在刷新存储器内的一组行的刷新中的时间太多，那么因来自存储器请求逻辑线路215的存储器请求而对该组行的访问，可能受到禁止，以允许对被忽视的该组行的刷新请求增加混频。
例如，图2中的实例每个存储体包括一个刷新定时监控器，RTS 222-1到222-N。刷新定时监控器跟踪消耗在刷新存储器件250相应存储体254-1到245-N上的时间。当特定的存储体得到不足的刷新时，刷新定时监控器会和存储器请求逻辑线路215通信，以禁止对该存储体的访问，从而允许更多的刷新。例如，存储器请求逻辑线路215不需要暂停对特定存储体的所以请求，而是可能节止或稍许减少在一定时间内的这种访问。根据对刷新需要的苛刻程度，可以采用不同的和/或分级的减量。另外，存储器请求逻辑线路215不必禁止所有访问，而是可以支持不与对需要刷新的那个存储体的刷新相冲突的其他存储体。
图3以流程图示出通过例如基于一个实施例的存储控制器(可以是集成的或分立的)和存储器件执行的操作。如方框380所示，存储控制器对存储器件提供存储器访问命令。存储器访问命令一般对存储器件的存储器阵列请求数据的读或写。存储器件接收存储器访问命令，如方框390所示。
另外，如方框382所示，存储控制器经由它的刷新端口发出刷新命令。在某些实施例中，该刷新命令可以和存储器访问命令同时(即在同一时钟周期)发出，但在其他实施例中这些命令在某些时间或全部时间可能关联或可能不关联。存储器件经由它的刷新端口接收刷新命令，如方框392所示。
作为对接收到刷新命令的响应，存储器件执行刷新操作，如方框394所示。在某些实施例中，刷新操作可能针对一行，该行部分地由存储器中的刷新计数器指定，且部分地由作为刷新命令的一部分传送的存储体号指定，如对图2的讨论所述。在其他实施例中，待刷新的部分可用其他方式指定。正在刷新的某些或全部部分可以由存储控制器指定，但是指定一部分的方法可以根据存储器件的结构和/或架构改变。
如果存储器件是含有刷新计数器的存储器件，那么该存储器件可以调整它的刷新计数器，如方框396所示。在诸如图2的实施例中，各个存储体可以包含刷新计数器，因此存储器件可以调整(比如增量或减量)用于特定存储体的刷新计数器。
在存储控制器一边，方框384至388中的事件不必及时和存储器件中的事件相关联。但是，刷新命令发出后，存储控制器更新它的内部计数器、定时器等等，以跟踪刷新活动。尤其是存储控制器跟踪刷新度是否完成。该度一般指示在一定时间内是否产生足够的刷新次数，报告增加刷新的混频以避免数据丢失是否稳妥。如果达到了该度，那么刷新活动照常继续，而存储控制器返回方框380。反之，如果尚未达到该度，那么存储器访问命令受到禁止，如方框388所示。
例如，如图3的实施例所示，刷新活动可以在提供另一个存储器请求之前执行。但是，存储控制器可以拥有相当复杂的安排能力，且有可能偏于刷新，或另外支持刷新(或支持存储器请求)。在任何情况下，可以执行某种禁止以支持刷新。这种禁止可以是渐进的，随着对刷新的需要越迫切，更强地偏向刷新。这种禁止也可以只用于存储器的特定存储体，或其他组的存储器行，从而允许迅速地访问其他行。
图4示出一种系统的一个实施例，该系统包括处理器400，处理器400采用了含有刷新端口的DRAM高速缓存。处理器400可以是很多类处理器的任意一类。例如，处理器400可以是可用作多种用途，比如桌面电脑，便携式电脑，服务器，嵌入式等计算机的通用处理器。处理器400也可以是专用处理器，例如网络处理器、通信处理器、图形处理器、数字信号处理器，或其他得益于高速缓存的任一类型的专用处理器。
在图4所示的实施例中，处理器400包括处理器芯存储体400和存储器件450与455，还有将这些存储器件连接到处理器芯存储体400的总线。在图4所示的实施例中，数据总线460和命令与地址总线440将存储器件450耦联到处理器芯存储体410。同样，数据总线465和命令与地址总线440将存储器件455耦联到处理器芯存储体410。另外，处理器芯存储体410包括高速缓存控制电路430、集成标志RAM435，以及刷新控制逻辑线路432。高速缓存控制电路430、集成标志RAM435、、刷新控制逻辑线路432、两个存储器件450与455，以及互连总线共同组成N级高速缓存的存储器425。在其他实施例中，可以采用更多或更少的存储器件。另外，各个存储器件可以有它们各自的地址与命令总线，且在不同实施例中这些总线可以是或可以不是多路复用。
在图4所示的实施例中，存储器件450与455每个包括刷新端口，分别是刷新端口451和456。在某些情况下，这两个(或更多)存储器件可以相似地寻址(也就是说，相同的存储体，行等分别被打开，且各提供一部分数据存储体)。因此，多个刷新端口，例如刷新端口451和456可以通过导线433耦联到刷新控制逻辑线路432，且得到相似的控制。换言之，在刷新控制器的控制下，通过发送相同的信号到不同的存储器件，刷新各个存储器件中的相同行。在其他实施例中，不同的存储器件可以含有独立且不同的刷新命令。
在图4所示的实施例中，处理器芯存储体410也包括一级高速缓存415、核心405以及地址译码逻辑线路420。核心405代表任意能够执行指令，包括产生访问存储器的指令的执行核心。核心405响应产生访问存储器的指令，将包含地址的存储器请求输出到地址译码逻辑线路420。地址译码逻辑线路420可以执行常规的分页、分段和/或其他已知的或另外的可用的地址译码功能。另外，请求传送到一级高速缓存415。在不同实施例中，一级高速缓存415可以用译码过或者未译码的地址工作。在某些实施例中，测试在一级高速缓存415是否发生高速缓存命中可以是将存储器请求转送下级高速缓存的前提。在其他实施例中，多级高速缓存访问可以在低级高速缓存命中或不命中确定之前启动。
在任意一种情况下，如果发生低级高速缓存不命中，存储器请求在某时刻转送到N级高速缓存425。若低级高速缓存命中，在一些实施例中，存储器请求转送到N级高速缓存然后中止。假定在N级高速缓存425中即将执行高速缓存查找，那么高速缓存控制电路430从地址译码逻辑线路420接收译码过的地址，并开始将该地址传送到存储器件。如果命令和地址总线440立即可用，那么可以在命令和地址总线440上驱动来自该请求的地址的一部分。但是如果命令和地址总线440正在使用，那么可以强制高速缓存控制电路430对请求排队。在任意一种情况下，高速缓存控制电路430通过分发从地址译码逻辑线路420接收到的译码过的地址的第一部分(到总线或队列)，启动对其传送。在本实施例中，在启动传送第一部分地址的那一刻，地址的余下部分是未知的，因为标志查找尚未完成。事实上，还不知道请求的存储器位置是否暂存在高速缓存425中，因为标志查找也一般指示命中或不命中是否发生。
高速缓存控制电路430也根据从地址译码逻辑电路420接收到的地址，启动标志查找。这样，在本实施例中，直到至少开始将第一部分地址传输到存储器件之后，来自集成标志RAM 435的路径信息才有效。该路径信息在命令与地址总线440上在随后周期被驱动。这样，通过先传输行信息再传输列信息(其指示标志查找的结果)，可以有利地屏蔽查找等待时间。
图4中的实施例中的总线440可以是多路复用总线，其中可以采用多个周期以传输所需的地址，以从存储器阵列中特别请求特定大小的入口(entry)。例如，可以先在总线上传输行地址部分和命令，然后可以在总线的至少一些相同位上传输列地址，以选择高速缓存线或其他数据单元。可以采用更多，更少，或不同的多路复用结构；但是，相对于整个地址的其他位(比如列位)，多路复用地址与命令总线通常以串行方式传输整个地址的至少某些位(比如行位)。在某些实施例中，命令含有单独的命令线且命令可以是或可以不是多路复用。在某些实施例中，命令可以和地址或部分地址多路复用。如前面提及的，某些实施例也可以完全不使用多路复用总线。
图4示出的系统包括存储控制器490，存储控制器490经由存储总线492将处理器400耦联到主存储器495。主存储器可以储存保持在各级高速缓存里的存储器位置，以及尚未暂存在各级高速缓存的任一级里的存储器位置。通常，响应在N级高速缓存中的不命中而访问主存储器495，在本实施例中，N级高速缓存是最高级高速缓存，紧紧耦联到处理器，并(或)作为处理器的一部分。用于主存储器的特定类型的存储或储存技术可以改变，且主存储器也包括各级的分级储存(比如，DRAM存储器、磁盘等等)。另外，在某些实例中，存储控制器490也可以和处理器集成在一起。
最后，图4的系统包括网络接口逻辑线路499。该网络接口逻辑线路允许该系统以及处理器400与其他器件经由任一类型的网络进行通信。例如，网络接口逻辑线路可提供到局域网、无线网、广域网等等的接口。网络接口逻辑线路499也可包括或替代地包括调制或编码用于模拟、数字或光传输信号的通信逻辑线路。在某些实例中，网络接口逻辑线路499可以经由一个或多个桥或其他元件间接耦联到处理器。
图5示出一例如图4所示的存储控制器和存储器件之间的一系列事务处理。在该实施例中，数据传输接口示为具有单独的命令总线(CMD)、地址总线以及数据总线。例如，图4的总线440可以包括地址和命令导线，而数据总线460和465可以包括数据导线。在其他实施例中，这些总线可以多路复用为各种程度。命令时钟(CLK)提供参考，尽管在其他实施例中，可能采用其他计时方案或异步传输。同时，在该实施例中，各个存储器件含有8个存储体，所以采用3个刷新存储体地址信号(BA〔2:0〕)以对存储体号编码。
在图5的例中，在时钟周期0，在命令总线上驱动激活命令(ACT)。在地址总线上驱动存储体和行信号，且在这种情况下，指示存储体0、存储体1和行0。在该实施例中，单个命令打开2页(即2存储体，每存储体各一行)，因为高速缓存线储存在两存储体中。同时(即在同一CMDCLK周期)，在刷新端口的刷新信号线上驱动刷新信号(在本例中高态有效)。另外，在刷新端口的存储体线上驱动刷新存储体号，在本例中是存储体4。存储体4不干扰响应读命令打开的两存储体(存储体0和1)。
在时钟周期0的活动后紧跟3个不操作(NOP)周期。在时钟周期4，用存储体、行和列信息(存储体0、行0、列0)在地址总线上驱动读命令。此时，经由刷新端口驱动第二个刷新操作。这样，驱动另一有效的刷新信号，且经由刷新端口驱动刷新存储体号(存储体5)。如果对同一个存储体(即存储体4)还需要刷新，则需要更长的延时，因为存储器件可能在这种访问之间指定所需的延时。
在时钟周期5和6，命令总线上不驱动操作。在时钟周期7，再次在命令总线给出激活命令，而地址总线指示存储体2、存储体3和行1。在时钟周期8，在命令总线驱动读信号，而在地址总线上驱动存储体1、行0和列0。同时在时钟周期8，驱动另一个刷新信号，该刷新信号指示存储体6。
在时钟周期9到11，不驱动操作，但对应于第一次读请求(存储体0、行0、列0)的数据在时钟周期11开始返回。在所示例子中，数据以双重泵激的方式提供，每个时钟周期传送2数据项。在本例中，在时钟周期11到14传送数据。
在时钟周期12期间，驱动另一读命令，并在地址总线上驱动指示存储体2、行1、列3的信号。另外，经由刷新端口驱动另一个刷新信号和另一个刷新存储体号(存储体7)。在时钟周期13和14期间，在命令总线不驱动命令。但是，在时钟周期15，来自第二次读命令(存储体1、行0、列0)的数据开始出现在数据总线上。在时钟周期15到18期间，驱动第二次读命令的数据。
在时钟周期18期间，驱动另一读命令，并在地址总线上驱动存储体3、行1、列3。另外，经由刷新端口驱动另一个刷新信号和另一个刷新存储体号(存储体4)。再次选择存储体4，以避免干扰待读的事务处理。此后，在本例中，在命令总线上不再出现命令，但在时钟周期20出现附加的对存储体5的刷新。并且，在时钟周期19到26，来自第三次读(存储体2、行1、列3)和第四次读(存储体3、行1、列3)的数据放在数据总线上。在一个实施例中，高速缓存线被分开横跨各个存储器件的两存储体。因此，在时钟周期11到26，提供用于两条高速缓存线的数据。
应该理解成，上述命令和时序关系仅以例示方式给出。考虑到许多不同配置的存储器件，多种不同的时序方案目前是可能使用的或者在本领域熟练人员力所能及的范围内。但是，通过采用刷新端口可在各种存储器中获得好处。
此外，一个设计要经由许多阶段，从创造到仿真到制造。代表设计的数据可以以很多方式表示该设计。首先，如在仿真中有用的，硬件可以采用硬件描述语言或其他功能描述语言表示。另外，在设计过程的某些阶段，可能产生带有逻辑线路和/或晶体管门的电路级模型。此外，大多数设计在某个阶段，达到表示硬件模型中多种器件的物理布局的数据的水平。在采用传统半导体制造技术的情况下，表示硬件模型的数据可以是对用于产生集成电路掩膜在不同掩膜层上指定多种特征存在或不存在的数据。在设计的任一表示方式中，数据可以任何形式的机器可读媒介存储。经调制或其他被产生来传输这种信号的光波或电波、存储器、或磁存储器或光存储器，比如磁盘，都可以是机器可读媒介。这些媒介任意一种可以“承载”或“表示”设计或软件信息。当传输表示或承载代码或设计的电子载波，达到执行电信号的复制、缓冲或再传输的程度时，完成新的复制。这样，通信提供者或网络提供者可以进行包含本发明技术的物体(载波)的复制。
这样，揭示了用于动态存储器的刷新端口的技术。尽管在附图中描述和示出了某些示意性的实施例，但可以理解的是，这些实施例仅仅是例示性，并不是对这宽广发明的限制，且因为在研究本揭示后，本领域一般熟练人员可以做出多种其他修改，所以本发明不局限于示出和描述的具体结构和构造。在一个如本领域这样的发展迅速并且进步不易预见的领域中，揭示的实施例应当通过促进技术进步，以便在不违背本揭示原则或所附权利要求书的范围前提下，在结构和细节上可容易进行修改。
权利要求
1.一种动态随机存取存储器(DRAM)的刷新端口。
2.如权利要求1所述DRAM刷新端口，其特征在于，所述DRAM刷新端口是专用于执行刷新相关功能的专用端口。
3.如权利要求1所述DRAM刷新端口，其特征在于，DRAM刷新端口包括多个指示部分接口；刷新命令接口。
4.如权利要求3所述DRAM刷新端口，其特征在于，DRAM刷新端口是输入端口，还包括经由多个指示部分接口接收指示存储体信号的逻辑线路；从刷新命令接口接收刷新命令的逻辑线路。
5.如权利要求3所述DRAM刷新端口，其特征在于，DRAM刷新端口是输出端口，还包括在多个指示部分接口上驱动指示存储体信号的逻辑线路；在刷新命令接口上驱动刷新信号的逻辑线路。
6.如权利要求3所述DRAM刷新端口，其特征在于，所述多个指定部分接口包括多个存储体号接口，以通过指定多个存储体中的一存储体来指定进行刷新的行，其中行号自动产生。
7.一种装置，包括存储器阵列；接收包括指定部分信号的刷新命令的刷新命令接口。响应所述刷新指令，刷新由指定部分信号指定的所述存储器阵列的一个部分的刷新逻辑线路；接收数据传输命令，并传输存储数据出入该装置的多个数据传输接口。
8.如权利要求7所述这种装置，其特征在于，所述刷新命令接口包括多个指定部分接口，以接收所述指定部分信号，该指定部分信号指定存储器中待刷新的部分；接收刷新信号的刷新接口。
9.如权利要求8所述这种装置，其特征在于，所述存储器阵列包括多个存储体，还包括多个存储体刷新计数器，多个存储体刷新计数器的其中一个与所述多个存储体的一存储体相关联，其中所述指定部分信号指定一个存储体，且和该存储体关联的刷新计数器指定在该存储体中的一行
10.如权利要求9所述这种装置，其特征在于，刷新逻辑线路响应刷新信号，刷新由指定部分信号指定的存储体中的行，并改变和该存储体关联的刷新计数器的刷新计数值。
11.如权利要求10所述这种装置，其特征在于，刷新逻辑线路响应刷新信号增量或减量刷新计数器。
12.如权利要求7所述这种装置，其特征在于，多个数据传输接口包括多个数据接口和多个地址接口。
13.一种装置，包括多个用于输出数据传输请求并传输存储数据出入该装置的数据传输接口；刷新命令接口；用于经由刷新命令接口来输出刷新信号和指定部分信号的刷新控制逻辑线路。
14.如权利要求13所述这种装置，其特征在于，还包括处理器部分，以执行多个程序指令，并启动经由多个数据传输接口待传送的多个存储器请求。
15.如权利要求14所述这种装置，其特征在于，还包括高速缓存控制部分，所述高速缓存控制部分耦联处理器部分，还耦联多个数据传输接口，以在高速缓存访问多个数据传输接口时产生多个存储器请求。
16.如权利要求15所述这种装置，其特征在于，所述指定部分信号包括指定存储体信号。
17.如权利要求13所述这种装置，其特征在于，所述指定部分信号还包括指定存储体信号。
18.如权利要求17所述这种装置，其特征在于，还包括刷新计数逻辑线路，所述刷新计数逻辑线路用于跟踪刷新活动并在未满足刷新度时禁止在所述多个数据传输接口活动。
19.如权利要求17所述这种装置，其特征在于，所述装置包括集成处理器和存储控制器。
20.如权利要求13所述这种装置，其特征在于，所述装置包括承载在机器可读的媒介中的机器可读的数据。
21.如权利要求13所述这种装置，其特征在于，所述装置包括一个或多个硬件、软件和固件。
22.一种方法，其特征在于，包括经由命令接口提供定义为存储器请求的命令；经由刷新端口对存储器阵列提供指定待刷新部分的刷新命令。
23.如权利要求22所述这种方法，其特征在于，提供刷新命令，还包括认定刷新信号；提供多个指定部分信号。
24.如权利要求23所述这种方法还包括跟踪刷新活动；如果未满足刷新度，响应所述跟踪而禁止存储器请求。
25.如权利要求23所述这种方法，其特征在于，所述刷新端口是与所述命令接口相分离的专用刷新端口。
26.如权利要求25所述这种方法，其特征在于，所述多个指示部分信号包括多个指定存储体信号。
27.如权利要求26所述这种方法，其特征在于，还包括提供定义存储访问的命令并提供刷新命令，二者在一个时钟周期内至少部分地被执行。
28.一种方法，其特征在于，包括经由命令接口接收存储访问命令；经由刷新接口接收刷新命令；响应刷新命令，而刷新由刷新命令指定的存储器行。
29.如权利要求28所述这种方法，其特征在于，刷新命令包括存储体号信号和刷新信号，还包括响应刷新信号，刷新由刷新命令的存储体号信号指定的行以及行计数器。
30.如权利要求28所述这种方法，其特征在于，还包括响应刷新命令，增量刷新计数器。
31.一种系统，包括第一个器件，包含存储器请求接口和刷新端口；包括存储器阵列的存储器件，该存储器件耦联第一个器件，该存储器阵列有与刷新输出端口耦联的刷新输入端口，该存储器件用于响应至少部分地由刷新命令指定的刷新命令而刷新经由刷新输出端口和刷新输入端口从第一个器件接收的存储单元。
32.如权利要求31所述这种系统，其特征在于，所述第一个器件包括处理器或芯存储体集器件。
33.如权利要求31所述这种系统，其特征在于，所述第一个器件用于产生刷新信号，该刷新信号经由刷新输出端口和刷新输入端口传输到存储器件。
34.如权利要求33所述这种系统，其特征在于，所述第一个器件用于产生多个指定部分信号，所述指定部分信号通过刷新输出端口和刷新输入端口传输到存储器件。
35.如权利要求34所述这种系统，其特征在于，所述第一个器件是处理器，包括高速缓存控制器以和所述存储器件通信，其中所述存储器件被所述高速缓存控制器当做高速缓存存储器。
36.如权利要求35所述这种系统，其特征在于，所述多个指定部分信号包括多个指定存储体信号。
37.如权利要求34所述这种系统，其特征在于，所述存储器件还包括多个存储存储体，其中每个存储体具有一关联的行计数器，其中所述存储器件响应刷新信号刷新由多个指定存储体信号指定的存储体中的行，并调整关联的行计数器。
38.如权利要求37所述这种系统，其特征在于，所述第一个器件还包括刷新定时监控器，刷新定时监控器包括多个定时器，每个定时器和多个存储存储体中的一存储体相关联，其中刷新定时监控器用于在当所述多个定时器中的一个指示可能的刷新短缺时，减少对存储存储体的访问。
39.如权利要求31所述这种系统，其特征在于，还包括网络接口。
全文摘要
用于动态存储器(150)和存储控制器(110)的刷新端口(170)。在一个实施例中，装置包括存储器(160)和用于接收刷新命令的刷新命令接口(170)，刷新命令包括一个指示部分信号。刷新逻辑线路至少部分地通过指定部分信号，对存储器阵列的指定部分执行刷新。数据传输接口接收数据传输命令，并将存储内容送入和送出这一装置。另一个装置(100)包括刷新控制逻辑线路，经由刷新命令接口输出刷新信号和指示部分信号。
文档编号G11C11/406GK1732536SQ200380107694
公开日2006年2月8日 申请日期2003年12月10日 优先权日2002年12月31日
发明者K·贝恩斯 申请人:英特尔公司