存储器存取的制作方法

专利名称：存储器存取的制作方法
技术领域：
本发明涉及存储器存取，并且特别地但是不排他地涉及写入数据 到磁性逻辑设备中以及从其中读出数据。
背景技术：
将多种存储介质用于多种应用的各种数据存储设备已经在最近几 年中变得可用。不同的数据存储设备在功能上针对不同的存储需求。 因此对于多种可选特征的一些，例如容量、写入/重写能力、稳定性/ 完整性(具有或不具有电源)、尺寸、坚固性、便携性等，采用数据 存储的各种不同技术。已知的数据存储设备包括磁带存储器、磁性硬盘存储器以及光盘 存储器。所有都提供良好存储容量和相对快速的数据存取的优点，并 且所有都可以适用于数据的写入和重写。所有都需要电动机械或光学 读出器的形式的运动部件。这可以限制包含这种数据存储介质的设备 可以缩小到的程度，并且限制设备在高振动环境中的使用。虽然在每 种情况下，表面介质是数据存储的关鍵，涉及的机制也需要任何支持 衬底的性质的仔细控制。因此，这种设备必须具有仔细控制的构造。 而且，所有都需要读出器具有对设备表面的存取，这可以限制设备的 设计自由度。其他已知数据存储设备包括固态电存储器例如闪速存储器。这些典型地是EERPOM (电可擦除可编程只读存储器)的某种形式，但 是这些遭受与有限的写持久性和写等待时间相关联的问题。特别地， 在可靠性和性能退化发生之前，闪速存储器具有高达大约1000次写 操作的寿命周期。而且，闪速存储器的写等待时间高，因为需要充电 大电容用于数据存储。另外，闪速存储器具有大约40Mbit/mm2(大约25Gbit/in2)的存储密度限制。 发明内容本发明至少部分地考虑到常规系统的问题和缺点而创造。 从第一方面看，本发明提供一种磁性存储设备，其可操作以存储 从不具有到磁性存储电路的直接物理连接的电气电路写入的数据。 从另一个方面看，本发明提供一种高密度固态磁性存储设备。 从另一个方面看，本发明提供一种不具有运动部件的磁性存储设备。从另一个方面看，本发明提供一种使用不物理连接到磁性存储设 备的电气电路将数据写入磁性存储设备中的方法。从另一个方面看，本发明提供一种响应远程电场发生器将数据写 入磁性电路中的磁性电路元件。从另一个方面看，本发明提供一种磁性电路元件，其可操作以使 得远程场传感器能够从磁性电路中读出数据。一种磁性逻辑设备可以包括用于电气电路的大致平面的第 一衬 底，以及在第一衬底上以层叠排列形成、用于磁性电路的多个大致平 面的第二衬底。每个所述第二衬底可以具有形成于其上的磁性电路， 并且每个磁性电路可以具有多个逻辑元件，数据写入元件和数据读出 元件。每个磁性电路的数据写入元件在平面定位方面可以对应于第一 衬底的各个磁电写入元件，并且每个磁性电路的数据读出元件在平面 定位方面可以对应于第一衬底的各个磁电读出元件。由此，多层磁性 逻辑设备可以被写入和读出，而不需要磁性电路与相关电气读出和写 入电路系统之间的电气连接。在一些实施方案中，磁性逻辑元件包括至少一个数据存储元件。 因此磁性电路可以用于数据存储。在一些实施方案中，第二衬底由非铁磁层分离。非铁磁层可以包 括选自电介质材料、聚合物材料和非铁磁金属材料的材料.因此可以 避免不同衬底层上的电路之间的干扰。在一些实施方案中，每个所述第二衬底可以具有形成于其上的多 个磁性电路。因此可以实现高密度的电路系统。在一些实施方案，磁性电路由磁性材料的纳米线形成。每个逻辑 元件可以由納米线之间的连接形成，它的功能由连接的几何形状限 定。因此，单个磁性材料可以用来形成多个电路元件，每个具有由元 件形状限定的功能。在一些实施方案，数据写入元件和数据读出元件是物理单个元 件。因此可以提供紧致的磁性电路。在一些实施方案中，磁性逻辑设备可以进一步包括产生用于驱动 磁性电路的旋转磁场的磁场发生器。在一些实施方案中，磁场发生器 可以操作成在顺时针和/或逆时针方向上产生磁场。因此，保存在磁 性电路中的数据可以方便的方式传播以便允许电路内的容易数据定 位。在一些实施方案中，数据写入元件可以包括逻辑NOT门的放大 残端。在一些实施方案中，数据写入元件可以包括矫顽性低于相邻电 路部分的电路部分。可以形成矫顽性低于相邻电路部分的电路部分具 有与相邻电路部分不同的几何形状。因此，整个磁性电路可以由单个 磁性材料制成，其功能由更改的几何形状建立。在一些实施方案中，磁性电路可以包括擦除部分。在一些实施方 案中，擦除部分在平面定位方面对应于第一衬底的各个电气擦除部 分。因此，可以使用专用擦除系统执行远程擦除。在一些实施方案中，第一个第二衬底中磁性电路的写入部分和读 出部分可以从第二个第二衬底中磁性电路的写入部分和读出部分偏 移。因此，可以避免不同磁性电路层中的电路之间的干扰。可以提供包括如上所述磁性逻辑设备的数据存储设备。从另一个方面看，本发明可以提供一种磁性电路设备。该设备可 以包括以层叠排列形成的多个大致平面的衬底，每个所述衬底具有形 成于其上的磁性电路。每个磁性电路可以具有多个逻辑元件，数据写 入元件和数据读出元件。每个磁性电路的数据写入元件在平面定位方面可以对应于各个磁电写入元件的预期位置，并且每个磁性电路的数置。因此，多层磁性电路设备可以被写入和读出，而不需要磁性电路 与相关电气读出和写入电路系统之间的电气连接。从另一个方面看，本发明可以提供一种制造磁性逻辑设备的方 法。该方法可以包括在第一衬底上形成电气电路，电气电路包括多个磁电写入元件和读出元件；以及在第一衬底上以层叠排列形成多个大 致平面的第二衬底，每个所述第二衬底具有形成于其上的磁性电路。 每个磁性电路可以包括多个逻辑元件，数据写入元件和数据读出元 件。每个磁性电路的数据写入元件在平面定位方面可以对应于第一衬 底的各个磁电写入元件，并且每个磁性电路的数据读出元件在平面定 位方面可以对应于第一衬底的各个磁电读出元件。从另一个方面看，本发明可以提供一种制造磁性逻辑设备的方 法。该方法可以包括在第一衬底上形成包括电气电路的第一设备部 分，电气电路包括多个磁电写入元件和读出元件；在第三衬底上形成 包括层叠排列的多个大致平面的第二衬底的第二设备部分，每个所述 第二衬底具有形成于其上的磁性电路，其包括多个逻辑元件，数据写 入元件和数据读出元件；以及连接第一和第二设备部分，使得第二衬 底排列在第一和第三衬底之间，并且使得每个磁性电路的数据写入元 件在平面定位方面对应于第一衬底的各个磁电写入元件，并且每个磁 性电路的数据读出元件在平面定位方面对应于第一衬底的各个磁电读 出元件。从另一个方面看，本发明可以提供一种将数据写入磁性电路的方 法。该方法可以包括在旋转磁场中定位磁性电路并且调制磁性电路的 至少数据写入元件位置中的旋转磁场。在一些实施方案中，数据写入 元件可以包括矫顽性低于相邻电路部分的电路部分。在一些实施方案 中，磁性电路不电连接到场调制源。因此，磁性电路可以使用电气简 单的物理方案写入，其制造简单且仍然提供高性能和数据密度。本发明的发明者已经研制了 一种称作'畴壁逻辑，的磁性逻辑体系结构，其不使用晶体管并且表现出因数据转换而引起的非常小的热 量。畴壁是相对对准磁化的区域之间的移动界面。特别地，由软磁性材料例如坡莫合金(Ni8QFe2())制成的亚微米平面纳米线已经显示形 成畴壁(21-23)的极好导管。纳米线的高度形状各向异性保证磁化 优选与线的长轴对准。这两种可能的方向形成二进制信息表示的基 础，磁畴壁用作变化信号中的转换边沿。畴壁可以在外加磁场的作用 下传播通过纳米线的复杂网络。该磁场在设备平面中旋转并且用作时 钟和电源。先前的工作已经显示如何可以使用尖端形平面纳米线反转 磁化方向。为了提供包含参考，在下文，逻辑'l，限定为在畴壁传播 方向上指向的磁化，并且逻辑'0，限定为与畴壁传播方向相反的磁 化。因此，尖端实际上执行逻辑NOT操作。从而可以实现数据存储 功能。为了实现任意逻辑功能，具有一些另外的基础功能是必要的。添 加至少一个2输入功能例如AND或OR以补充NOT功能，允许执行任何计算。两个路由功能对于最复杂的逻辑电路也是必需的产生 输入信号的两个相同副本的扇出结构，以及允许两个信号彼此越过而 没有千扰的交叉结构。在本磁性电路结构的上下文中，功能的外加磁 场需求应当相互兼容，使得单个全局旋转磁场可以施加到整个电路， 所有不同功能一起操作也是必要的。已经发现这可以对于包括逻辑 NOT、逻辑AND、扇出和交叉结的体系结构而实现。此外，向逻辑 电路提供数据以在其上操作的场寻址数据输入元件已经研制并添加到 元件的上述列表，从而允许数据从相关电子电路写入磁性电路中和从 其中读出。具体和优选的方面和实施方案也在附加权利要求中陈述。


现在将参考附随附图仅作为实例描述本发明的具体实施方案，其中图1显示提供与NOT门等价的逻辑功能性的磁性电路元件的略图；图2显示畴壁通过磁性NOT门的运动的略图；图3A和3B显示具有不同构造的磁性存储电路的略图；图4A-4G显示磁性存储电路中写入元件的操作；图5显示磁性存储电路的写入元件；图6A-6F显示磁性存储电路的数据擦除过程的操作；图7显示多层磁性电路设备的略图；图8显示多层磁性电路设备的示意透视图；图9显示多层磁性电路设备的示意平面图；图IO显示旋转磁场发生器的示意图；图ll显示磁性存储电路的示意图；图12显示磁性存储电路的示意图；图13显示磁性打开移位寄存器电路的示意图；图14显示磁性存储电路的示意图；图15A-15C显示多元件磁性电路的操作；以及图16A和16B显示多元件磁性电路的操作。虽然本发明容许各种修改和备选形式，具体实施方案在附图中作 为实例显示并且在这里详细描述。但是，应当理解，附图和详细描述 并不打算将本发明局限于公开的特定形式，而是相反地，本发明打算覆盖落在如由附加权利要求限定的本发明的本质和范围内的所有修 改、等价物和备选方案。
具体实施方式
数字微电子学是存储器和逻辑的组合。基础布尔逻辑功能例如 AND、 NOT、 XOR允许数字IC在算数计算中组合来自存储器的数 字。MRAM使用CMOS兼容的工艺制造，因此将通过允许大量高速 高密度非易失性存储器嵌入有半导体微处理器而间接地影响微电子逻 辑。磁性逻辑的新兴领域设法在最低级别重新设计微电子逻辑的操作 原理以直接利用铁磁性。已经进行尝试(参看R. P. Cowbum， M. E. Welland，存夢 287, 1466 (2000 ) ， G. Csaba, W. Porod， A. I. Csurgay, / C7m 7Ti^.柳/. 31， 67 (2003)，以及A. Imre， G. Csaba， V. Metlushko ， G. H. Bernstein , W. Porod ，尸一/cfl F 19 , 240(2003 ))以基于由Notre Dame大学设计的单电子晶体管体系结构(J. Amlani等人，存夢284， 289 ( 1999))实现磁性逻辑。称作磁 性细胞自动机的这些方案使用静磁耦合的磁性元件的网络。信息由运 行越过相互作用磁性元件的晶格的磁孤立子传播，并且通过在具有明 确限定转换阈值的节点处求和杂散磁场来执行逻辑功能。关于这种方 案的挑战之一在于铁磁元件之间的静磁相互作用场通常比元件内的退 磁场弱；所以，磁性元件形状的任何物理缺陷容易阻挡信息的传播并 且设备变得极度不能容忍制造缺陷。已经提出许多种基于MTJ的磁性逻辑方案。在一类这些方案中(参看G. Reiss等人，尸—.M爿291， 1628 ( 2004 ) ， A. Ney ， C. Pampuch ， R. Koch ， K. H. Ploog ， 々# 425 ， 485(2003),以及R. Richter等人，^在逸子46, 639 (2002))，信 息经由多个位线中的电流进入逻辑门。MTJ的所谓'自由层，将旋转到 来自组合电流的净磁场的方向中，有效地用作非线性求和元件。这又 改变结的电阻，其可以用来控制随后位线中的电流。这种方案具有许 多优点，相当重要的在于设备基于现有MTJ技术并且逻辑功能可以 通过改变磁性隧道结中参考层的磁化方向来编程。这使得它们对于现 场可编程门阵列(FPGA)具有吸引力(参看Z. Navabi, ZWgi'似/ Z)es/g" /附/ /e附e"/""Vm F/g/flf iVog/Yi附附ad/e Z)eWces (使用现 场可编程器件的数字设计和实现)(Kluwer学院出版社， 2005))，其中许多不同应用使用相同的硬件；精确的硬件功能通过 编程存储元件的构造而限定，也许甚至更多吸引力在于快速可重构性 的前景，因为限定功能的磁性硬质层可以纳秒反转，允许硬件自适应 地跟踪正在进行的计算的最佳体系结构(G. A. Prinz，存# 282， 1660 ( 1998))。这些方案的缺点在于流密度，这需要高磁阻比和大晶体管。该方案的变化存在，其中MTJ用来偏置常规电子逻辑门(W. C. Black, B. Das, /. j/7/7/.尸/y;s. 87， 6674 (2000))。在该情况下，MTJ仅用来限定逻辑功能；实 际计算完全在经典电子学中执行。常规微电子集成电路(IC)通过控制经过晶体管开关的电子流 工作。数字信号在IC中由电荷的存在或不存在表示。但是电子可以 提供更多。除了电荷之外，电子也拥有自旋的量子力学性质。但是不 像电荷，自旋可以具有两个方向，常规地称作'向上，和'向下，，允许 二进制数字的选择表示。例如，小铁磁元件的磁化是电子自旋的经典 限制并且长期用来将信息存储在磁性记录中。在过去十年中，许多研 究者已经建立了自旋电子学的新技术，其中电子的自旋以及电荷在微 电子IC中用来表示位并且执行数据处理。这通常期望用来构建下一 代计算技术的较低功率、较高速度、非易失性设备。自旋电子学发展在半导体和磁学社团中沿循不同的方法。半导体 方法包括在半导体基质中产生和操纵自旋极化电子，信息表示为'向 上，自旋或'向下，自旋。当时，适当室温铁磁半导体的缺乏限制了功能 设备的研制，虽然在理解使用光学探针操纵半导体中的自旋方面已经 取得许多进展。自旋电子学的磁学方法沿循了不同的路径。在发现由金属铁磁/ 非磁性多层表现出的巨磁阻(参看M. N. Baibich等人，/Vi".及ev. 丄e汰61， 2472 ( 1988 ))之后，研究者通过使用铁磁金属例如镍、 铁和钴研制出许多室温设备。信息在这些设备中由小铁磁元件中的磁 化方向表示。称作磁性隧道结(MTJ)的一种这种设备形成磁性随 机存取存储器(MRAM)的构件块， 一种非易失性、高密度、高速 存储器技术(参看G. Grynkenich等人，M及51 29， 818(2004 ))。此外，自旋动量转移效应的最近论证(参看J. C. Slonczewski, / Af"g汰3toer. 159， Ll ( 1906) ， L. Berger.及ev.丑54, 9353 ( 1996) ， J. A. Katine， F. J. Albert, R. A. Buhrman, E. B. Myers, D. C. Ralph,及ev.丄e汰84， 3149(2000) ， S. J. Kiselev等人，《#' 425， 380 (2003 )以及W. H. Rippard， M. R. Pufall， S. Kaka， S. E. Russek， T. J. Silva，户一. / ev.Le汰)，其中磁化直接由外加电流在其上操作，通过提供电子学 与磁学世界之间的新接口机制进一步增加热量到该已经励磁场。本发 明的发明者一直在工作以扩展磁性非易失性存储器，为可行磁性逻辑 技术研制必需的元件。因此显然地，电子的自旋和电荷都用于逻辑和存储器操作的自旋 电子学领域可以使用不同于传统半导体电子学的技术基础提供逻辑设 备。使用这些技术，可以使用宽度小于微米的平面磁线构造完整的逻 辑体系结构。逻辑NOT、逻辑AND、信号扇出和信号交叉元件都可 以构造具有简单的几何设计并且可以在单个电路中 一起使用。数据输 入的另外元件允许信息写入磁畴壁逻辑电路。使用所谓纳米磁体形成所谓磁量子细胞自动机(MQCA)设备 的技术在Cowburn和Welland，科学Vol 287 pp 1466-1468中讨 论。利用这种技术，磁性电路元件和使用这种元件的电路已经在国际 专利申请PCT/GB01/05072 ( WO02/41492 )和PCT/GB03/01266(WO03/083874 )中讨论。因此，在基于这些论文和专利申请的公开知识基础。在本实例的上下文中，在磁性存储电路中使用的电路元件的一种 是NOT门，如图1中所示。本实例的NOT门10可以由磁性材料的 纳米级点的链，或者由纳米级平面磁线构成。图1中显示的箭头表示 形成NOT门的窄带材料中磁场的方向。NOT门10的操作的基本原 理是进入的磁场畴壁传播通过门，当畴壁经过跟踪图案时磁场方向反 转发生。因此，由磁场方向反转的物理效应提供逻辑NOT门功能。使用中，门位于矢量随着时间在设备平面中旋转的磁场中。因为 磁性形状各向异性，线中的磁化通常限制位于沿着线的长轴。因此， 在大多数情况下，存在两种磁化可能性，能够实现数据的传统二进制 表示。线中磁化方向的改变由可以由外加场沿着线扫描的磁畴壁调节。磁场旋转的事实意味着可以围绕转角传送畴壁。NOT门10的操作和构造的更多细节在WO03/083874 (Cowburn)中展示，在此引用其全部内容作为参考，因此不在这里 进一步讨论。但是，NOT门的操作的基本原理是清楚的。在下面的实例中，可以使用与图1中所示类似的NOT门构造单 位或多位存储电路。在这些电路中使用的NOT门具有摆线形状。门 可以由硅衬底上5nm厚坡莫合金(Ni8。Fe2。)薄膜的聚焦离子束磨削 制造。图2给出摆线的换向动作的说明并且显示一半周期的延迟如何 在输入变化状态和输出变化状态之间存在。在低磁场条件下，亚微米铁磁平面线内的磁化方向因强烈的磁性 形状各向异性而趋向于沿着线的长轴。当两个相反定向的磁化在线内 相遇时，相继原子磁矩的重新排列不是突然的，而是在某个距离上逐 渐发生从而形成畴壁。现在已知通过与线平行的磁场的施加，畴壁可以沿着直线亚微米 磁线传播。在本实例中，可以施加具有随着时间在样品平面中旋转的 矢量的磁场，从而沿着也改变方向并转弯的磁线传播畴壁。顺时针或 逆时针旋转限定磁场手性，畴壁应当围绕磁线转角传播，假设磁场和 转角具有相同的手性。但是，转角的手性取决于畴壁传播的方向，使 得在给定手性的旋转磁场内，畴壁将仅能够在一个方向上经过给定转 角。这满足明确信号流方向必须存在的任何逻辑系统的重要需求。亚 微米磁线内的两个稳定磁化方向提供表示两个布尔逻辑状态的自然方 法，并且这与旋转磁场的施加一起成为存储设备的每个逻辑单元的操 作的基础。图2中说明的摆线提供换向功能并且说明当处于适当旋转磁场内 时NOT门功能性。假{殳磁场在逆时针方向上旋转。到达结的端子'P， (参看图3B)的畴壁20将围绕结的第一转角传播(参看图3C)， 并且随着磁场从水平方向旋转到垂直方向通过到达端子'Q，。 'P，和 'Q，之间的磁化现在将是连续的(参看图3D)。然后，随着磁场矢量 继续朝向相反的水平方向旋转，畴壁20应当围绕结的第二转角传播(参看图3E)，在端子'R，离去并且恢复4Q，和'R，之间的连续磁化。 与直接位于结之前的线相比较，直接位于结之后的线的磁化现在应当 反转。因此，该结应当以半个磁场周期传播延迟执行期望的NOT功 能。该操作与汽车通过执行三点转动反转它的方向类似。因此在畴壁到达输入和从输出离开之间存在半个周期的总延迟。 在下面的实例中，通过将大量磁性NOT门串联在一起然后将链的输 出输送回到输入，实现与该同步延迟相关联的存储功能。如图3A中所示，许多这些摆线尖端可以连接在一起以形成多元 件、功能上循环的移位寄存器30。通过在方向A上将旋转磁场施加 到整个移位寄存器30,移位寄存器30内的畴壁将在磁场旋转方向上 围绕移位寄存器而驱动。因此，本实例的移位寄存器30包括回路连 接的许多摆线尖端32。移位寄存器30也可以包括数据输入元件33 和数据读出元件34，其每个将在下面更详细地讨论。如上面讨论的，数据回路位于矢量随着时间在回路平面中旋转的 磁场中。在本实例中，该旋转具有1Hz-200MHz范围内的频率。磁 场幅度可以随着磁场旋转是恒定的，从而形成磁场矢量的圆形轨迹， 或者它可以变化，从而形成磁场矢量的椭圆形轨迹。这可以通过将电 磁带状线放置在回路下面然后使得交变电流经过带状线而在小面积设 备中实现。在较大面积的设备中，承载回路的衬底位于四极子电磁体 中。磁场幅度应当足够强以保证畴壁一路上可以被推动通过每个 NOT门，但是不会如此强以致于可以与数据输入机制无关地集结新 的畴壁。推动畴壁通过每个NOT门所需的磁场可以通过改变回路的厚 度、回路的宽度以及用来制造回路的磁性材料而调节。该磁场应当足 够大以致于设备不会遭受来自杂散环境磁场的擦除。如果杂散磁场擦 除是一个问题，可以使用镍铁高导磁合金屏蔽本发明。在一组实例 中，可以使用50-200 Oe (3980-15920 A/m )范围内的最佳外加磁场 强度。关于移位寄存器的数据输入元件33和数据读出元件34的相对位 置的备选方案在图3B中显示。当电路元件位置背后的控制原理是元 件的手便利时，可以产生许多这种备选配置，使得所有在单个旋转磁 场中协作地一起操作。在本实例的电路中， 一个数据位由两个电路元件存储。每个电路 元件在将畴壁从电路元件的开始传送到电路元件的输出时具有半个周 期的延迟。该存储效应允许由电路进行数据存储。在图3A和3B的 上下文中，NOT门32 (包括数据写入元件33)的每个、读出元件 34的扇出结，以及与扇出结相对的平端每个看作电路元件。因此， 图3A和3B的每个中说明的电路是5位(10电路元件)移位寄存使用奇数个电路元件形成该类型的磁性电路是可能且可行的。但 是应当注意，在这种电路中，每个数据位由该位围绕电路的每个完整 旋转而反转。因此，在一些应用中，跟踪在任何给定时间电路在"偶 数"还是"奇数"周期上操作可能是必要的，以避免在数据读出之后引 起丟失破坏的数据反转。使用偶数个电路元件，这种数据反转不发 生，从而周期跟踪是多余的。现在将参考图4展示关于移位寄存器的操作的更详细讨论，包括 数据写入元件34的搮作。在该图中，给出在纳米级上构造的简单电 路的实例。磁场分量的方向Hx和Hy，磁场旋转的方向(Rot)以及 MOKE测量的位置(*)在该图中指示。在下文，术语"水平，，和"垂直"，当对于磁场幅度使用时，分别指 如所示图上x和y方向上的场强。电路不需要为了成功使用而保持在 特定顺序方向上。本领域技术人员将认识到，用来存储或处理数据的电路必须能够 从外部世界接收数据.图4A显示包含八个NOT门和扇出结的5位 磁性循环移位寄存器结构。在该电路中，NOT门的一个具有放大的 中心残端区域(stub region)以降低线的矫顽性，从而减小引起磁化 反转的外加磁场的必要强度，使得成为数据输入元件33。来自栽流导体的杂散磁场可以用来将磁性数据直接且局部地写入放大残端(enlarged stub)。但是，在本实例，设计残端(stub)使得将数据 写入其中所需的磁场幅度位于其他NOT门和扇出结的操作范围内。 因此，通过调制全局施加的旋转磁场的幅度写入数据是可能的。旋转 磁场因此同时用作电源、时钟和串行数据通道。图4B-E显示顺时针旋转磁场内数据输入元件的工作原理。从初 始磁化状态(图4B)开始，大幅度磁场H/"te在元件中集结畴壁， 其传播通过NOT门结并且沿着输入/输出线划分成畴壁DW1和DW2(图4C)。畴壁DW1随着外加场旋转围绕相同手便利的转角传送 并且将继续围绕移位寄存器传播(图4D)。相反地，畴壁DW2初 始地围绕与外加场旋转相反手便利的转角传送，所以随着磁场进一步 旋转，畴壁一定反转它的方向并且向后经过NOT门(图4D)。在 NOT门，返回的畴壁一定再次划分成两个。 一部分将沿着NOT门结 的输出臂(图3E)传播，在原始畴壁延迟半个周期之后，而另一部 分将沿着数据输入元件向后传播以恢复初始磁化状态(图4E)。为 了防止可能破坏性的振动条件，设计元件33使得该返回畴壁在到达 元件末端时消灭。因此，来自具有单个集结事件的该场序列的数据输 入元件33的输出是一对畴壁。如图5中所示，如在图4A中描绘的实例电路中使用的写入元件 33可以具有为了相对于电路的剩余元件引起反转磁场强度的必需减 小而选择的实际尺寸，以及消灭到达残端的畴壁的期望特性。在该实 例中，整个元件具有从输入和输出信号路径的结到残端的大约3微米 的总长度。这划分成长度为225nm且长度为500nm的初始部分，继 之以宽度为200nm且长度为350nm的变窄部分，继之以ljim长且 达到325nm宽度的增宽部分。接下来另一个ljim长的部分保持 325nm的宽度，最终残端形成为大约300nm长的钝端。这些实际尺 寸已经显示在图4A中说明的电路中工作，其中磁线具有200nm的 宽度并且所有转角具有ljim的曲率半径。从移位寄存器中读出数据是将磁场传感器与扇出读出元件34对准的问题。随着每个畴壁由旋转磁场围绕电路驱动，例如畴壁经过扇 出，畴壁划分成两个， 一个继续围绕电路而另一个传递进入读出元件34。读出元件34内的该磁场方向与电路的相应部分中的场方向相 同。如同写入元件33 —样，读出元件的残端成形以便消灭畴壁，从 而防止破坏性的振动条件发生。使用图4F中显示的外加信号执行到移位寄存器中的数据写入。 5位序列实例写入场图案一次施加以使用5位数据填充移位寄存器， 仅虛线之间的部分执行数据写入(最后的磁场周期用来保证所有畴壁 正确地进入移位寄存器回路)。在写入过程之前，通过施加低幅度旋 转磁场消灭所有畴壁。对于在本实例的电路中写入单个数据位，磁场 的一半周期的幅度分量是Hxwrite=138 Oe ( 10984.8 A/m )且Hy°=50 Oe (3980 A/m)，使得磁性数据输入元件如上所述转换。不写入数 据的磁场条件是Hxn°-write=90 Oe (7164 A/m)且Hy°=50 Oe (3980 A/m)。在它的初始化配置中使用Hx0=90Oe ( 7164 A/m )和Hy^50 Oe (3980 A/m)的移位寄存器MOKE (磁光Kerr效应)测量证实 不存在畴壁(图3G，迹线I)。在写入场图案的单个施加之后，移 位寄存器包含几个二畴壁包，其表示'11010，的二进制数据流(图 3G，迹线II)。注意在该情况下，低MOKE信号对应于逻辑'l，， 因为输入元件与读出线之间的180°旋转。该数据流完美地对应于写 入场图案中的数据流(图4F)，并且证实如上所述的数据输入元件 的原理。在实验条件下，写入与读出之间一个小时的延迟返回正确的位序 列，证明移位寄存器的固有非易失性。但是，最终的室温存储时间实 际上远远超过一个小时，并且可以设计线宽度和厚度以保证数据保存 时间超过10年。整个移位寄存器内的所有信息可以通过幅度 Hx0=243 Oe ( 19342.8 A/m)和1.85ms脉沖长度的单个块擦除半正弦 曲线磁场脉冲的施加去除，使用十个畴壁即刻填充移位寄存器(图 4G，迹线III)，而不管初始磁化排列。因此现在已经描述了完全可行和可用磁性电路移位寄存器的实例，通过更改的磁性驱动信号的选择性施加，其可以被写入以将数据 存储于其中。数据可以由与给定信号承载元件对准的磁场传感器读出。该电路可以通过NOT功能的去除或添加而缩减或扩展，以保存 任意数目的数据位。磁性存储电路与读出和写入电路(其可以是传统 电学电路)之间的接口不需要具有直接物理连接，因为这些功能可以 使用可以间接操纵和感测的磁场执行。在一个实例中，与数据读出元件34的扇出相对的清除端35可以 用于选择性数据删除。图6A-F关于参考图4在上面描述的实例移位 寄存器说明该过程。在该实例中，假设每个数据元件已经预先栽有畴 壁。为了执行选择性删除，从水平磁场分量为零(使得每个NOT门 和扇出在它们的输入端具有畴壁，并且在清除端也存在畴壁)的位置 开始，在周期的前一半期间更改电路的驱动磁场，以便使得清除端上 的畴壁移动并且与另一个畴壁碰撞而消灭，从而删除它们先前保存的 信息。更改的驱动磁场在图6A中说明，其显示在前一半周期中减小 的水平磁场幅度。该减小的幅度不足够使畴壁传播通过线结，因此 NOT门和扇出结处的所有畴壁被钉扎(pinned)且不移动。但是， 幅度足够大以使畴壁沿着清除端传播，在那里不存在需要通过的线 结。因此该畴壁在周期的前一半期间(当它是唯一移动的畴壁时)传 播到下一个存储元件。在周期的后一半期间，相同存储元件中的两个 畴壁碰撞并且相互消灭，因此删除数据。这在图6B中显示，在那里 一个数据位已经被删除是清晰的。该过程的连续应用在图6C-F中显示，其中在每个连续的图中， 另一个畴壁对已经被删除，从而移位寄存器中的数据已经一次一位地 选择性删除。应当理解，该删除可以非顺序地施加，使得一些数据位 可以保存而另一些删除，不管它们围绕移位寄存器的相对位置。因为畴壁消灭仅在移位寄存器的一个区域中发生，待删除的畴壁 比须移至该区域中。逐位擦除磁场图案的第二个全磁场周期传播所有 畴壁经过两个存储元件，而没有畴壁消灭。这"建立，，待消灭的下一个 畴壁对。如果该下一对不被消灭，则可以施加"正常，，驱动信号以移动该对通过擦除区。应当理解，畴壁的删除应当在水平驱动磁场的正确符号时开始。 当使用正确符号时，消灭的畴壁是描述存储数据位的那些，从而允许 数据位被删除而不影响寄存器中的任何其他数据。但是，如果水平磁场的符号不正确，则删除的畴壁将是来自两个存储数据位的每个的一 个，因此两个这种位都将被破坏但是任何一个都没有完整地删除。为 了纠正该情况，可以擦去寄存器(也就是删除所有数据)并且重新写 入数据，或者新的数据可以写入到移位寄存器中的受影响位置。该效果也可以通过整个停止电路的驱动磁场，使得畴壁在电路内 保持静止而产生。然后，局部定向磁场在清除端产生以便沿着清除端 移动单个畴壁。因为在那时没有其他畴壁处于移动中，移动的畴壁将 在清除端的另一端与畴壁碰撞，引起相互的畴壁消灭，从而删除由该 畴壁对保存的数据。该局部磁场施加可以使用远程磁场产生过程施加，以与使用数据写入元件33写入数据相同的方式。而且，在备选实例中，上面略述的选择性数据删除过程可以代替 地用于写入过程。在该模式操作中，电路预先加栽全"l"，并且可以 通过使用全局磁场移动数据序列通过电路，以及停止该磁场以在需要 的数据位置中执行"O"的选择性写入，使用选择性删除在需要的位置 写入"0"。与常规电学电路(electrical circuit) —样，多个磁性电路 (magnetic circuit)可以并排形成在单个衬底上。每个电路可以独立 地如上所述被读出和写入。回路的数目与每个回路中NOT门的数目 之间的最佳平衡将对于给定应用而寻找。每个包括大量NOT门的少 量回路集成到封装中将非常容易且便宜，但是如果单个NOT门未能 通过制造缺陷，将倾向于整个设备的故障。这种组合也将具有长的数 据存取时间，因为必须等待平均大量时钟周期以使得给定数据块循环 到读出位置。每个包括少量NOT门的大量回路将对于各个NOT门 的故障非常具有抵抗力(包含失败门的回路可以从电路中取出而不显 著地减小整个存储容量)，并且将具有快速存取时间，但是将引入更多读出和写入点(从而较高的成本和衬底上较低的数据密度)，并且 集成大量回路到单个集成电路封装中更复杂。该文献中的所有图显示8个门的回路。这实际上纯粹是象征的，每个回路可以包含从几个至 成千上万个门的任何数目的门。除了在单个层上放置多个电路之外，上面讨论的磁性电路也可以 如图7中所示在多个层中形成。这里，可以制造许多衬底层40，每 个具有形成于其上的一个或多个磁性电路42，从而产生高密度磁性 电路设备。在一个实例中，多层设备可以通过沉积每个衬底层，并且 在沉积下一个衬底之前依次为每层产生电路而形成。 一层材料可以沉 积在电路承栽衬底层之间以分离不同层中的磁性电路。在一个实例 中，该材料间距提供大约20nm的层间间距以防止不同层上电路之间 的静磁耦合。分离这些层的材料可以是任何非铁磁材料。适当材料的 实例可以包括电介质材料、聚合物材料和非铁磁材料。在一些实例 中，分离材料是在基于层的制造工艺中可以容易地沉积的材料。现在参考图8，显示在单层电学电路系统(例如CMOS电路) 上形成的多层磁性设备的实例，电学电路系统提供对于设备的所有层 中的磁性电路的读出和写入功能性。如图9中所示，硅衬底50可以具有形成于其上的许多电学电路 元件51。这些可以采取设计成产生延伸到衬底50平面之外的磁场的 元件，以及设计成检测衬底50平面外磁场的磁场传感器的形式。为了避免给定电路的磁场发生器写入另一个电路，偏移不同电路 的发生器和相应数据写入元件是必要的。类似地，为了避免磁场传感 器读出来自错误电路的数据读出元件的数据，偏移不同电路的传感器 和相应数据读出元件是必要的。所需的偏移量取决于许多因素，包括 设备中的层数。对于50层设备且层间间距为20nm的实例，从电子 电路到最上的磁性电路的距离大约是ljun。由发生器产生的场强因 此需要是足够的以在与电子电路相距该距离处具有效应。这通常是由 电子或电气电路产生的磁场在所有方向上同等地延伸的情况。因此， 为了避免不同发生器和传感器与除它们相应磁性电路之外的磁性电路之间的干扰，等于至少大约两倍最大作用半径的偏移量通常是建议 的。在一些情况下，如果每个发生器/传感器的功率对于它必须写入/读出数据的层具体地设计，可以实现较低的偏移量。在50层设备的 一些实例中，5-10^un的区域中的间距可以用来提供无干扰与电路密 度之间的平衡。较高的偏移量可以在其他实例中使用。形成在硅衬底50上的层中的是许多磁性电路层40，每个具有形 成于其中的一个或多个磁性电路42,并且由电介质层41分离。每个 磁性电路42包括写入元件33和读出元件34。对于设备中的每个磁 性电路，写入元件33和读出元件34直接位于电学电路层50的分别 磁场发生器和磁场传感器上方。为了使得每个磁性电路能够独立地写 入和读出，每个磁性电路具有不与任何其他磁性电路的写入元件或读 出元件重叠的写入元件33和读出元件34。磁性电路元件相对于电子电路元件的相对对准在图9中进一步说 明，其表示通过磁性电路层40看到电学电路层50上的设备的平面穿 透。如可以从图9中看到的，第一磁性电路层上的磁性电路42a (以 实线显示)具有与电学电路的磁场发生器52a对准的写入元件33a， 以及与电学电路的磁场传感器53a对准的读出元件34a。类似地，第 二磁性电路层上的磁性电路42b (以虚线显示)具有与电学电路的磁 场发生器52b对准的写入元件33b，以及与电学电路的磁场传感器 53b对准的读出元件34b。因此多层磁性电路可以排列在电学电路的 相同区域上，只要磁性电路的读出和写入部分彼此偏移。因此，可以独立地激励电学电路的磁场发生器以局部地更改施加 到整个设备的旋转磁场。通过该方法，单个旋转磁场可以施加到整个 设备并且可以执行磁场的局部更改以允许数据写入到磁性电路42的 所选一些中。类似地，当期望从给定磁性电路中读出信息时，可以激 励与该电路的读出元件34相对应的磁场传感器从而将数据从磁性电 路读出到电学电路中。参考图6在上面描述的选择性擦除功能也可以适用于如图7， 8 或9的任何一个中显示的多层设备。这可以全局地作用于所有电路或者可以基于每个电路或每組电路局部地执行。在多个电路由共同的旋 转磁场驱动的情况下，可以局部地实现用于选择性擦除的更改驱动磁 场，从而不需要擦除来自磁场内所有电路的数据。当期望擦除时，引 起删除的驱动信号施加到整个设备。但是，对于不需要删除的电路， 可以激励电学电路层上适当定位的电学电路元件以对于那些电路"加 满"磁场从而保证畴壁围绕电路正常地传播。作为选择，可以通过停止驱动磁场并且使用电学电路衬底50上适当对准的电学电路元件提 供部分强度的驱动信号到电路的清除端以移动畴壁来处理这种删除。因此，现在已经描述了能够使用单个电学电路层写入和读出多层 磁性存储电路的多层磁性存储设备的实例。因此，设备的生产成本可 以保持低，因为不需要形成到每个磁性电路层的直接电气连接。通过采用这种具有多个层，每个具有多个数据存储电路的策略， 可以实现非常高的存储密度。例如，使用上面图4的实例中使用的电 路元件尺寸，并且假设设备中五十个磁性电路层，数据密度高达 16Gbit/inch2 (大约25.4Mbit/mm2，使用lmm2=0.00155inch2的转 换)。如果磁性电路轨道的宽度减小至90nm (并且曲率半径相应地 减小到450nm )，那么该数据密度可以增加到77Gbit/inch2 (122Mbit/mm2)。可以看到，可以使用小的物理设备形成非常高容 量的存储设备。虽然上面已经描述可以通过在已经形成有电子电路的衬底上沉积 磁性电路层来制造多层设备，可以使用其他制造技术。例如，为了避 免将磁性材料引入电子电路制造设备中的必要性，电子电路衬底和多 个磁性电路层可以单独地制造并且组装成单个设备。因此电子电路可 以形成在硅(或其他半导体)衬底上，如常规已知的。在单独制造过 程中，可以基于衬底，如上所述例如硅或其他半导体衬底制造磁性电 路层。在该过程中，最接近衬底的层将作为最远离电子电路的层终 止。在这两部分制造之后，它们可以组装使得磁性电路层的衬底在电 子电路衬底的远端。可以使用任何适当固定方法实现两部分的组装。 在一个实例中，可以使用施加压力到两个衬底使得它们强加在一起的力学固定方法。在另一个实例中，可以使用基于通过抽吸在两部分之 间产生真空以将它们固定在一起的固定方法。因此，可以看到，许多 种制造方法可以用来产生多层磁性电路设备。现在，参考图10，将显示产生旋转磁场的结构的实例。在该结 构中， 一对线團61和63以交叉构造排列，各个线围的轨迹基本上垂 直地相交。因此通过施加交变信号到线围，可以产生旋转磁场。在本 实例中，在62处使用余弦波形信号Iy驱动线围61，以及在64处使 用正弦波形信号Ix驱动线闺63将在线围相交的部分产生旋转磁场。 正弦和余弦信号的相对相位确定磁场旋转的方向。因此，位于与指示 区域65垂直的体积中的磁性电路将由产生的旋转磁场驱动。如图9 中所示，不形成交叉区域的一部分的线围部分可以在空间上紧致从而 减小磁场发生电路的总尺寸。应当理解，可以使用产生旋转磁场的备选方法。 一种备用选择是 使用例如电子电路衬底上的带状线产生旋转磁场。这些可以使用如上 讨论的正弦和余弦波驱动。这种基于带状线的信号产生可以用来为整 个设备产生旋转磁场。在其他实例中，可以使用多种磁场发生器方案 为设备的不同区域产生不同的旋转磁场。因此，设备的不同区域可以 不同的频率驱动和/或异步地存取。由不同旋转磁场发生器驱动的区 域可以包括每层中多于一个电路，每层中一个电路，或者单个层中仅 单个电路。在这最后一个实例中，旋转磁场发生器可以用来通过旋转 磁场的直接调制而不是通过使用单独局部发生器为写入进行磁场调 制，执行数据到电路的写入。通过使用例如由图10中显示的电路产生的旋转磁场内的许多磁 性电路实现设备，并且通过参考图7-9在上面讨论地通过从单个电学 电路驱动许多层中的许多磁性电路，产生所有发热元件位于设备外围 并且设备的核心区域产生非常少的废热的设备是可能的。因此，根据 这些原理形成的磁性电路设备可以操作而没有因不充分的冷却措施而 过热的危险。在大多数应用中，以这种方式制造的设备可以连续地操 作而不需要任何有效冷却。因此，现在描述了一种用于形成可以远程地驱动、写入和读出的 磁性电路设备的系统、装置和方法。因此，可以使用不具有到设备的 读出和写入电路的直接电气连接的磁性电路元件形成高密度数据存储 设备。而且，数据可以从设备中选择性地删除，而不需要擦除电路与 磁性电路之间的直接电气连接。因此设备的制造成本可以维持低，因 为没有必需的电气连接。而且，使用这种磁性电路的设备可以制造得 很小并且仍然提供大量逻辑门。现在将参考图11-14描述可以用来制造适合于在磁性设备中使用 的磁性电路的备选电路构造。图11显示使用NOT门的弯曲残端提供数据写入能力的简单(2 位)移位寄存器。该方案需要使用顺时针和逆时针(反时针)磁场旋 转。应当理解，改变驱动磁场的旋转方向是更改驱动信号的水平和垂 直分量的相对相位的问题。对于该结构，读出操作将使用顺时针旋转 磁场以使畴壁传播进入扇出元件34用于读出。当畴壁到达连接有数 据输入元件36的NOT门时，它将分成两个。 一部分将传播通过输 出线并且继续通过移位寄存器。另一部分在到达数据输入元件36之 前将沿着NOT门的中间残端和围绕(顺时针)转角而传播。这里， 畴壁或者在残端处消灭，或者简单地变得阻塞，因为它不能逃脱以向 后传播到电路中，使得数据写入元件用作畴壁黑洞。对于写入，使用逆时针(反时针)磁场以使畴壁传播到数据写入 元件36之外并且进入它连接到的NOT门。当数据位被写入时，垂 直磁场幅度增加到"写入阈值"之上长达全磁场周期，集结两个畴壁。 当第一畴壁到达NOT门结时，它将沿着NOT门输入和输出线划 分。围绕逆时针转角传播的畴壁继续围绕移位寄存器行进。另一个畴 壁在行进返回到NOT门之前行进到具有顺时针旋转的第一转角。该 畴壁然后遇到第二集结畴壁从而消灭。如果没有产生第二畴壁，第一 畴壁的"返回"部分将在NOT门中间残端中振动并且使用畴壁填充移 位寄存器。该方案的更复杂方式(5位)在图12中显示。这以与图11中显示的简单方案相同的方式操作。这些电路可以与上面参考图6描述的 选择性擦除功能一起使用。因此，现在已经描述了使用双向驱动磁场的备选磁性移位寄存器 配置的实例。该方案可以使用不直接连接到磁性电路的电学电路系统 驱动、写入、读出和删除，并且可以在每层具有多于一个磁性电路元 件的多层设备中形成。参考图13，现在将描述7门串行移位寄存器的实例。因为数据 输入元件36是移位寄存器的一部分，该实例设备是5位设备。多个 扇出部分37允许每个畴壁被读出多于一次，尽管该设备的破坏性数 据读出。如所示，畴壁可以在四个位置同时读出。这有效地提供4倍 系数的输出放大。因此可以增加数据读出的信噪比。数据读出的这种 多个扇出的方案并不局限于在破坏性数据读出电路中使用并且可以适 用于任何磁性电路。因为该实例的移位寄存器是打开的而不是回路，它主要用作延迟 电路，在读出部分37处读出之前将在写入元件36处写入的数据延迟 5位周期。图14显示数据输入经由扇出连接的实例移位寄存器。这里，数 据输入元件38经由扇出元件引入而不连接到NOT门。在该实例中 显示有'水平，数据输入元件，但是适当的转角将允许使用'垂直，等价物。该设备使用顺时针和逆时针驱动磁场方向。在读出模式中，畴壁 在顺时针方向上围绕回路传播。在扇出上入射的畴壁将划分成两个， 一部分继续围绕回路而另一部分在数据输入元件38的末端消灭之前 沿着扇出臂行进(以允许通过远程磁场传感器的读出)。写入模式将 使用逆时针磁场旋转。从数据输入元件38到达扇出结的畴壁应当划 分并且初始地在主回路中相反的方向上行进(因此扇出结在该模式中 有效地用作NOT门)。 一个畴壁继续围绕回路而另一个将遇到顺时 针转弯的转角并且返回到扇出结。随着它传播通过扇出， 一个畴壁将 在回路中继续，产生输入到设备的两个畴壁的第二个，而另一个将沿 着数据输入元件臂行进。对于'水平，元件，该畴壁将消灭。对于'垂直，元件，第二畴壁的集结如参考图11所述将是必要的从而避免振动 条件。该方案提供设备密度方面的优点，因为NOT门回路内部没有空 间被占据以容纳输入元件。虽然输入元件自身占据相对小的面积，主 移位寄存器回路的宽度的任何增加以容纳输入元件一定对于回路的整 个长度而继续。使用相对NOT门的交错对插，从移位寄存器回路内 部去除数据输入元件可以产生设备密度的两倍系数差。因此，现在已经描述了使用单向和双向驱动磁场的磁性电路移位 寄存器的备选方案的实例，全部都可以被驱动、写入和读出而不需要 到磁性电路的直接电气连接。在一些实例中，电路也可以选择性地从 其中删除，而不需要到磁性电路的直接电气连接。现在将参考图15和16描述可以用来制造适合于在上述磁性设备 中使用的磁性电路的更多电路元件和构造的实例。图15A显示包括NOT门尖端71、扇出结72和交叉结73的磁 性逻辑电路。整个电路位于旋转磁场(在该实例中逆时针旋转)中。 NOT门以回路结构制造，使得至少一个畴壁将存在于回路中以允许 容易的实验测试。但是，在本实例的电路中，围绕图15A中的回路 传播的畴壁一定也经过交叉结构，如图15B中示意指示的。为了在 测量之前获得单个畴壁的清晰起始状态，在使用低幅度旋转磁场消灭 相邻畴壁对之前，设备磁化首先在大(>200 Oe ( 15920 A/m ))磁 场中饱和。因为逻辑设备的同步特性，电路几何形状将围绕NOT门/ 回路的畴壁传播时间限定为通过NOT门1/2磁场周期以及每360。回 路1磁场周期。因此，单个畴壁往返行程花费5/2磁场周期，导致5 磁场周期磁化转换周期。扇出元件形成该回路的一部分，但是不影响 畴壁往返行程时间。 一个扇出输出反馈到回路中，而另一个延伸到长 臂中以提供读出元件从而能够监控回路磁化。在适当逆时针旋转磁场内，来自图15A中位置"*"的磁光Kerr 效应(MOKE)磁力测量指示5/2磁场周期的转换周期(图15C)， 证实NOT门、扇出和交叉元件正确地工作。因此图15的电路提供简单循环反转，交替维持逻辑"1，，和"0，，状态， 一次长达5/2磁场周 期。在四种逻辑体系结构元件(NOT、 AND、扇出和交叉)中，交 叉结实现起来可能最具挑战性，因为它的操作可以对结的纳米线尺寸 敏感。为了越过交叉元件73，畴壁必须在能够沿着输出线进一步传播 之前扩展完全跨越结， 一种非常高成本的工艺。但是， 一定不允许畴 壁沿着垂直线方向传播，否则将更改结构中的数字信息。相反地，传 播通过扇出结的畴壁将随着结变宽而从输入线逐渐扩展，在当到达输 出线时划分成两个单独畴壁之前。在使用200nm宽度的磁线形成轨 道的本实例中，交叉具有下面的尺寸。对于全部四个方向上结的任意 一侧500nm的距离，轨道窄至183nm宽度。轨道也基本上垂直相 遇，以便保证结用作交叉而不是扇出。关于如何可以形成交叉结的更 多细节可以在WO02/41492中找到。全部四种逻辑元件的集成在图16A中显示的纳米线网络中完 成，包括NOT门、AND门、两个扇出结和一个交叉结。先前的工作 (C. C. Faulkner等人，7Vfl肌39， 2860 ( 2003 )和 WO02/41492)已经显示，AND门输出线的转换磁场取决于输入线的 任何一个都不、其中一个还是两个都包含畴壁，转换磁场随着增加数 目的入射畴壁而减小。为了实现逻辑AND功能性，AND门在具有 DC场偏置Hjc的椭圆形旋转磁场内操作。这类似于先前的伪AND 操作如何已经在其他单层磁性系统中实现(R. P. Cowbum， M. E. Welland，辨夢287， 1466 (2000)和D. A. Allwood等人， />/|>^.丄e汰81， 4005 (2002))。图16A中磁性电路的剩余部分设计 成顺序地向AND门提供两输入设备的全部四种可能逻辑输入组合。 但是，所有线结必须能够容忍DC场偏置，因为这被全局地施加。反馈回路内的NOT门81用作网络剩余部分的信号发生器(经 由扇出82提供交替逻辑"1"和"0，，信号)。该NOT门81具有3磁场 周期转换周期，因为需要三个周期围绕回路传播畴壁。该反馈回路因此将畴壁供给到回路外部并且到第二相继扇出元件83，在那里畴壁 再次划分成两个路径。图16A中位置I的MOKE测量指示3磁场周 期的转换周期(图16B，迹线I)，证实NOT门81和相继的扇出元 件82， 83正确地工作。在位置I和II之间(图16A)，畴壁将延迟 1/2磁场周期，因为这是传播畴壁通过该电路部分所需的全周期的量(参看图16B，迹线II)。但是，为了使来自第二扇出结的畴壁到达 位置III，它们必须经过通过包含交叉结84而形成的另外回路，这在 该畴壁路径中提供一个磁场周期的传播延迟。因此，与位置II相比 较，位置III的磁化将延迟1个磁场周期(图16B，迹线III)。位置 II和III处的磁化方向确定AND门85的逻辑输入状态。仅当两个输 入都是T时AND门的逻辑限定是它具有输出值41，，并且对于所有其 他情况具有输出'0，。磁性电路的位置IV的测量(图16B,迹线IV) 显示这是成立的(这里使用高MOKE信号指逻辑'l，的约定)，说明 AND门与其他三种元件类型一起正确地操作。因此，现在已经描述了由电路元件制造的实例电路，其可以在不 同组合中组合从而形成可操作执行复杂逻辑功能的磁性电路。参考图 3， 4和5描述的数据写入元件可以与这些更复杂的逻辑功能的任何 一起使用从而允许有效数据输入到逻辑电路中。因此，可以使用多层 设备中的磁性电路执行复杂的逻辑功能，其中使用不具有到磁性电路 的直接电气连接的电学电路驱动、写入和读出磁性电路。根据非常普通的热力学基础，在每个畴壁逻辑元件中消耗的能量 一定小于每个门输出转换2MsHaV，其中Ms是磁性材料的饱和磁化(对于坡莫合金为800 emu cm3，其中lemu=103Am2) ， Ha是外加 磁场的幅度并且V是在门以及它的输出纳米线中转换的磁性材料的 体积。对于在该论文中描述的实验设备，每个操作的能量的典型值是 10_5 pJ (室温下2000kBT，其中KB是玻尔兹曼常数并且T是温 度)，与对于200nm最小特征尺寸的CMOS的每个门的典型能量 10-2 pJ相比较。这可以允许大的3维畴壁逻辑电路操作而不会过 热，应当注意，畴壁逻辑将不一定是低功耗技术，因为在产生磁场时可能存在相当大的低效性。通过将带状线用于局部磁场产生而使用小面积(几百nm2)畴壁cmos混杂设备，绝对功耗可以保持低。但 是，通过自旋转移的畴壁传播可能最终完全解决这些低效性。畴壁逻辑的未来缩放性能取决于热力学稳定性与所需外加磁场幅 度之间的相互作用。这两个都取决于f，形成逻辑元件的纳米线的宽 度。如果纳米线的宽度和厚度一起缩放，则形状各向异性保持不变。 为了首先排序，解决逻辑元件的制造边缘粗糙性和不连续性所需的外 加磁场的强度因此保持恒定。在该情况下，每个门转换的能量与磁性 材料的体积成比例，与fS成比例。因此，当f=70nm时，1.8nm厚 的磁性逻辑设备应当消耗3xl(T7 pJ (室温下70kBT)，这是热力学 稳定性的下限。为了 f的进一步减小，设备厚度应当通过与f"成比 例而增加以便保持每个门转换的能量不变。这将引起形状各向异性增 加，从而畴壁传播通过线所需的外加磁场以及与线结相关联的结构不 连续性。与mram —样，缩放的最终限制将是当所需外加磁场变得 不切实际地大时。上面实例的一些的特定特征是不局限于放置电路时的2维平面。 不像光盘、磁带和磁性硬盘存储器一样，不需要到电路表面的机械或 存取。而且，不像电子电路一样，不需要到电路表面的电气访问。衬 底可能位于彼此顶上以形成3维逻辑结构。这具有允许实现更高电路 密度的优点。在数据存储电路的情况下，实现非常高的数据存储密度 因此是可能的。如果期望的话，结构中所有衬底可以共享相同的外加 旋转磁场，从而保持层彼此同步并且减小设备的复杂度。电路可以配 置成输入/输出单个串行数据流，或者如果期望的话，可以通过并行 地使用几个环或层而存储多位宽度的数据字流。如上所迷基于磁性移位寄存器的存储设备可以用于大量应用.应 当理解，对于存储在这种设备中的数据的存取时间取决于每个移位寄 存器的大小(也就是位地址等待时间)和旋转驱动磁场的时钟速度。 不同存取时间的存储器可以适合于不同的目的。例如，低存取时间的 存储器可以执行通常与硬盘驱动器相关的功能，从而消除计算机内大量数据和程序存储的机械可靠性问题。更高存取时间的存储器可以用于例如袖珍数字音频播放器例如MP3播放器的数字音乐的临时存储(该应用需要通常连续回放的数 字信息的低成本、非易失性、可重写存储)，数字照相机中数字照片 的临时存储(该功能当前由昂贵且具有有限数目重写周期的闪速电子 存储器实现)，移动电话、个人事务管理、掌上计算机以及SMART 卡的非易失性离线存储。在上述电路和设备中使用的畴壁逻辑的一个具有吸引力的特征是 它的极大简单性。逻辑NAND在CMOS中使用三个晶体管实现，然 而畴壁逻辑使用两个元件(NOT和AND)。通常需要六个CMOS 晶体管的逻辑AND功能可以简单地通过将两个磁性纳米线放在一起 而实现。事实是，不像硅CMOS体系结构一样，畴壁交叉结可以在 单个平面内实现且不需要多级金属化方法，原则上可以产生极低成本 的设备。虽然磁性逻辑的大多数应用(实际上自旋电子学的更宽领 域)将涉及包括基于硅的CMOS的混杂片上系统，某些应用例如生 物医学植入或可佩带计算硬件将受益于在例如柔性聚合物衬底上制造 设备的能力。可以想象构造成3维神经网络或极密集3维非易失性存 储器的纳米线。如图4中所示全都经由单个外加磁场提供电源、时 钟、主复位和串行输入的能力在信号存取受限的3维情况下特别具有 吸引力。也可能存在畴壁逻辑与新兴稀释铁磁半导体接口的可能，这 允许磁化的电气控制和感测。虽然已经相当详细地描述了上述实施方案， 一旦完全理解上面的 公开内容，许多变化和修改将变得对本领域技术人员显然。下面的权 利要求打算解释为包括所有这种变化和修改以及它们的等价物。
权利要求
1.一种磁性逻辑设备，包括用于电学电路的大致平面的第一衬底；在第一衬底上以层叠排列形成、用于磁性电路的多个大致平面的第二衬底；每个所述第二衬底具有形成于其上的磁性电路；每个磁性电路具有多个逻辑元件，数据写入元件和数据读出元件；其中每个磁性电路的数据写入元件在平面定位方面对应于第一衬底的各个磁电写入元件；以及其中每个磁性电路的数据读出元件在平面定位方面对应于第一衬底的各个磁电读出元件。
2. 根据权利要求1的磁性逻辑设备，其中磁性逻辑元件包括至 少一个数据存储元件。
3. 根据权利要求1或2的磁性逻辑设备，其中各个第二衬底由 非铁磁层分离。
4. 根据权利要求3的磁性逻辑设备，其中非铁磁层包括选自电 介质材料、聚合物材料和非铁磁金属材料的材料。
5. 根据任何一个前面权利要求的磁性逻辑设备，其中每个所述 第二衬底具有形成于其上的多个磁性电路。
6. 根据任何一个前面权利要求的磁性逻辑设备，其中磁性电路 由磁性材料的纳米线形成。
7. 根据权利要求5的磁性逻辑设备，其中每个逻辑元件由纳米 线之间的连接形成。
8. 根据任何一个前面权利要求的磁性逻辑设备，其中数据写入 元件和数据读出元件是物理单个元件。
9. 根据任何一个前面权利要求的磁性逻辑设备，还包括产生用 于驱动磁性电路的旋转磁场的磁场发生器。
10. 根据权利要求9的磁性逻辑设备，其中磁场发生器可操作以 在顺时针和/或逆时针方向上产生磁场。
11. 根据任何一个前面权利要求的磁性逻辑设备，其中数据写入 元件包括逻辑NOT门的放大残端。
12. 根据任何一个前面权利要求的磁性逻辑设备，其中数据写入 元件包括矫顽性低于相邻电路部分的电路部分。
13. 根据权利要求12的磁性逻辑设备，其中形成矫顽性低于相 邻电路部分的电路部分具有与相邻电路部分不同的几何形状。
14. 根据任何一个前面权利要求的磁性逻辑设备，其中磁性电路 还包括擦除部分。
15. 根据权利要求14的磁性逻辑设备，其中擦除部分在平面定 位方面对应于第一衬底的各个电气擦除部分。
16. 根据任何一个前面权利要求的磁性逻辑设备，其中第一个第 二衬底中磁性电路的写入部分和读出部分从第二个第二衬底中磁性电 路的写入部分和读出部分偏移。
17. 根据任何一个前面权利要求的磁性逻辑设备，其中磁性电路 的磁性取决于电路的物理几何形状。
18. —种包括根据任何一个前面权利要求的磁性逻辑设备的数据 存储设备。
19. 一种磁性电路设备，包括以层叠排列形成的多个大致平面的衬底，每个所述衬底具有形成 于其上的磁性电路；每个磁性电路具有多个逻辑元件，数据写入元件和数据读出元件；其中每个磁性电路的数据写入元件在平面定位方面对应于各个磁 电写入元件的预期位置；以及其中每个磁性电路的数据读出元件在平面定位方面对应于各个磁 电读出元件的预期位置。
20. 根据权利要求19的磁性电路设备，其中各个第二衬底由非铁磁层分离。
21. 根据权利要求20的磁性电路设备，其中非铁磁层包括选自 电介质材料、聚合物材料和非铁磁金属材料的材料。
22. 根据权利要求19-21的任何一个的磁性电路设备，其中每个 所述笫二衬底具有形成于其上的多个磁性电路。
23. 根据权利要求19-22的任何一个的磁性电路设备，其中磁性 电路由磁性材料的纳米线形成。
24. 根据权利要求19-23的任何一个的磁性电路设备，其中数据 写入元件和数据读出元件是物理单个元件。
25. 根据权利要求19-24的任何一个的磁性电路设备，其中每个 磁性电路可操作以由旋转磁场驱动。
26. 根据权利要求19-25的任何一个的磁性电路设备，其中数据 写入元件包括逻辑NOT门的放大残端。
27. 根据权利要求19-26的任何一个的磁性电路设备，其中数据 写入元件包括矫顽性低于相邻电路部分的电路部分。
28. 根据权利要求27的磁性电路设备，其中形成矫顽性低于相 邻电路部分的电路部分具有与相邻电路部分不同的几何形状。
29. 根据权利要求19-28的任何一个的磁性电路设备，其中磁性 电路还包括擦除部分。
30. 根据权利要求29的磁性电路设备，其中擦除部分在平面定 位方面对应于各个磁电擦除元件的预期位置。
31. 根据权利要求19-30的任何一个的磁性电路设备，其中第一 衬底中磁性电路的写入部分和读出部分从笫二衬底中磁性电路的写入 部分和读出部分偏移。
32. 根据权利要求19-31的任何一个的磁性电路设备，其中磁性 电路的磁性取决于电路的物理几何形状。
33. —种包括根据任何一个权利要求19-32的磁性电路设备的数 据存储设备。
34. —种制造磁性逻辑设备的方法，该方法包括在第一衬底上形成电学电路，电学电路包括多个磁电写入元件和读出元件；在第一衬底上以层叠排列形成多个大致平面的第二衬底，每个所 述第二衬底具有形成于其上的磁性电路；其中每个磁性电路包括多个逻辑元件，数据写入元件和数据读出 元件；以及其中每个磁性电路的数据写入元件在平面定位方面对应于第一衬 底的各个磁电写入元件；以及其中每个磁性电路的数据读出元件在平面定位方面对应于第一衬 底的各个磁电读出元件。
35. —种制造磁性逻辑设备的方法，该方法包括 在第一衬底上形成包括电学电路的第一设备部分，电学电路包括多个磁电写入元件和读出元件；在第三村底上形成包括层叠排列的多个大致平面的第二衬底的第 二设备部分，每个所述第二衬底具有形成于其上的磁性电路，磁性电 路包括多个逻辑元件，数据写入元件和数据读出元件；以及连接第 一和第二设备部分，使得第二衬底排列在第 一和第三衬底 之间，并且使得每个磁性电路的数据写入元件在平面定位方面对应于 第一衬底的各个磁电写入元件，以及每个磁性电路的数据读出元件在 平面定位方面对应于第 一衬底的各个磁电读出元件。
36. —种制造存储设备的方法，包括根据权利要求24或35制造 磁性逻辑设备以及将磁性逻辑设备合并到存储设备中。
37. —种将数据写入磁性电路的方法，该方法包括 在旋转磁场中定位磁性电路；以及 调制磁性电路的至少数据写入元件位置中的旋转磁场。
38. 根据权利要求37的方法，其中数据写入元件包括矫顽性低 于相邻电路部分的电路部分。
39. 根据权利要求37或38的方法，其中磁性电路不电连接到场 调制源。
40. —种基本上如上文参考图3-16的任何一个描述的磁性逻辑 设备。
41. 一种基本上如上文参考图3-16的任何一个描述的磁性电路。
42. —种基本上如上文参考图3-16的任何一个描述的存储设备。
43. —种基本上如上文参考图3-16的任何一个描述的制造磁性 逻辑设备的方法。
44. 一种基本上如上文参考图3-16的任何一个描述的将数据写 入磁性电路的方法。
全文摘要
一种磁性逻辑设备，可以包括用于电学电路的大致平面的第一衬底，以及在第一衬底上以层叠排列形成、用于磁性电路的多个大致平面的第二衬底。每个所述第二衬底可以具有形成于其上的磁性电路，并且每个磁性电路可以具有多个逻辑元件，数据写入元件和数据读出元件。每个磁性电路的数据写入元件在平面定位方面可以对应于第一衬底的各个磁电写入元件，并且每个磁性电路的数据读出元件在平面定位方面可以对应于第一衬底的各个磁电读出元件。
文档编号G11C19/00GK101273412SQ200680035348
公开日2008年9月24日 申请日期2006年7月19日 优先权日2005年8月3日
发明者丹·奥尔伍德, 鲁塞尔·P·考伯恩 申请人:英根亚技术有限公司