1.一种半导体存储器件，包括：
存储单元阵列，包括多个存储单元；
耦合电路，包括耦接在全局线与局部线之间的传输晶体管，局部线耦接至所述多个存储单元；以及
地址解码器，耦接至块字线和全局线，块字线耦接至传输晶体管的栅极，
其中，在所述多个存储单元之中的包括在选中存储块中的存储单元的擦除操作期间，地址解码器将电压脉冲施加至耦接至未选中存储块的局部线以及浮置局部线。
2.如权利要求1所述的半导体存储器件，其中，地址解码器施加块电压脉冲以导通将包括在未选中存储块中的存储单元耦接的传输晶体管，在传输晶体管被导通时将电压脉冲施加至耦接至未选中存储块的全局线，以及关断传输晶体管。
3.如权利要求2所述的半导体存储器件，其中，被施加至耦接至要导通的传输晶体管的栅电极的块字线的块电压脉冲大于与选中存储块相对应的传输晶体管的阈值电压电平。
4.如权利要求2所述的半导体存储器件，其中，地址解码器将传输晶体管关断以及将全局线放电。
5.如权利要求4所述的半导体存储器件，其中，在传输晶体管被关断之后的时间点，将全局线放电。
6.如权利要求2所述的半导体存储器件，其中，地址解码器同时施加块电压脉冲和电压脉冲。
7.如权利要求2所述的半导体存储器件，其中，地址解码器在施加块电压脉冲和电压脉冲中的一个脉冲之前，施加块电压脉冲和电压脉冲中的另一个脉冲。
8.如权利要求4所述的半导体存储器件，其中，地址解码器将全局线放电至接地电压电平。
9.如权利要求4所述的半导体存储器件，其中，地址解码器将全局线放电至比电压脉冲的电平低的放电电压电平。
10.如权利要求1所述的半导体存储器件，其中，全局线包括全局字线、全局源极选择线和全局漏极选择线中的至少一种。
11.如权利要求2所述的半导体存储器件，其中，地址解码器将低电压脉冲施加至耦接至选中存储块的全局线，所述低电压脉冲具有比接地电压大且比电压脉冲低的电平。
12.一种操作包括多个存储单元的半导体存储器件的方法，所述方法包括：
施加块电压脉冲以导通传输晶体管，传输晶体管将所述多个存储单元之中的包括在未选中存储块中的存储单元耦接；以及
在所述多个存储单元之中的包括在选中存储块中的存储单元的擦除操作期间，将电压脉冲施加至耦接至未选中存储块的局部线以及浮置局部线。
13.如权利要求12所述的方法，其中，浮置局部线的步骤包括：
当传输晶体管被导通时，将电压脉冲施加至耦接至未选中存储块的全局线；以及
关断传输晶体管。
14.如权利要求13所述的方法，其中，被施加至耦接至要导通的传输晶体管的栅电极的块字线的块电压脉冲大于与选中存储块相对应的传输晶体管的阈值电压电平。
15.如权利要求13所述的方法，还包括：将全局线放电。
16.如权利要求12所述的方法，其中，同时施加块电压脉冲和电压脉冲。
17.如权利要求12所述的方法，其中，在施加块电压脉冲和电压脉冲中的一个脉冲之前，施加块电压脉冲和电压脉冲中的另一个脉冲。
18.如权利要求15所述的方法，其中，将全局线放电至接地电压电平。
19.如权利要求15所述的方法，其中，将全局线放电至比电压脉冲的电平低的放电电压电平。
20.如权利要求13所述的方法，其中，全局线包括全局字线、全局源极选择线和全局漏极选择线中的至少一种。
21.如权利要求13所述的方法，还包括：将低电压脉冲施加至耦接至选中存储块的全局线，所述低电压脉冲具有比接地电压大且比电压脉冲低的电平。
22.一种半导体存储器件，包括：
存储单元阵列，包括多个存储单元；
耦合电路，包括耦接在全局线与局部线之间的传输晶体管，局部线耦接至所述多个存储单元；以及
外围电路，耦接至块字线和全局线，块字线共同耦接至传输晶体管的栅极，
其中，当将包括在未选中存储块中的存储单元耦接的传输晶体管被导通时，外围电路将电压脉冲施加至耦接至未选中存储块的全局线。