用于电阻式随机存取存储器件的存储器结构和用于制造数据存储器件的方法与流程
本公开涉及非易失性数据存储领域，更具体地涉及金属氧化物电阻式随机存取存储器(ReRAM)。
背景技术：
ReRAM因结构简单、运算速度快、功耗低、可垂直堆叠、与现有互补金属氧化物半导体(CMOS)技术兼容性好而成为用于非易失性存储器的最有前途的技术之一。
已经研究了从钙钛矿到过渡金属氧化物到硫族化合物的不同介电材料作为ReRAM应用的潜在材料。到目前为止，已经发现多种无机和有机材料体系具有热或离子电阻切换效应。
之前已经通过操纵电压来实现ReRAM电阻状态，但是本发明将展示可以通过金属氧化物层的新型存储器结构来实现和调整电阻状态。
技术实现要素：
在第一方面，本发明提供一种用于存储器件的存储器结构，包括至少一个第一层和至少一个第二层：所述至少一个第一层包括多个第一元件，所述至少一个第二层包括多个第二元件；其中，所述存储器结构具有可以响应于施加到其上的电动势而改变的电阻状态。
在第二方面，本发明提供一种制造存储器件的方法，该存储器件包括根据第一方面的存储器结构，该存储器件使用化学沉积工艺和物理沉积工艺制造。
在第三方面，本发明提供一种制造存储器件的方法，该存储器件包括根据第一方面的存储器结构，该存储器件使用溶液处理技术制造。
在第四方面，本发明提供一种制造根据第一方面的用于存储器件的存储器结构的方法，包括：印刷包括多个分离元件的膜，其中，每一个分离元件都具有可以响应于施加到其上的电动势而改变的电阻状态。
在第五方面，本发明提供一种增加存储器件中的电阻状态的个数的方法，所述方法包括：增加金属氧化物和掺杂的金属氧化物的交替层的对的个数，其中，金属氧化物或掺杂的金属氧化物的每个层都具有可响应施加于其上的电动势而改变的电阻状态。
在第六方面，本发明提供一种增加存储器件中的电阻状态的个数的方法，所述方法包括：增加金属氧化物和掺杂的金属氧化物的交替层的对的个数，其中，所述存储器件具有可以响应于施加到其上的电动势而改变的电阻状态。
在第七方面，本发明提供氧化铈(IV)纳米粒子的分散体和铟掺杂的氧化铈(IV)纳米粒子的分散体在制备根据第一方面的存储器结构中的用途。
在第八方面，本发明提供氧化铈(IV)纳米粒子的分散体在制备用于制备根据第一方面的存储器结构的墨水中的用途。
在第九方面，本发明提供用于制造根据第一方面的存储结构的包含掺杂或未掺杂的纳米粒子的墨水。
本发明的实施例涉及利用金属氧化物纳米晶体的存储器结构。优选地，这样的实施例是可改写的、非易失性的和/或柔性的，且包括能够存储一个或多个二进制数据位的电阻式随机存取存储器单元结构。
通过将金属氧化物纳米晶体层与掺杂的金属氧化物纳米晶体层彼此邻接放置，可以实现多个电阻状态。
最高和最低的电阻状态分别被称为HRS和LRS。位于HRS值和LRS值之间的所有电阻状态都称为中间电阻状态。使用铟(作为一例)作为掺杂剂掺杂的金属氧化物纳米晶体，产生有助于实现中间电阻态的电荷陷阱。
可以通过调整存储器结构中的层数来调整电阻状态的个数。通过调整层结构，可以实现可调电阻状态。通过增加交替层的个数可以实现多级存储器结构。在制造时，在存储器结构中可以实现的电阻状态的个数和电阻值被永久设置而且不变。
存储器结构可以用于利用电阻状态来存储数据的存储器件中。有很多用于在存储器件中使用的衬底上沉积金属氧化物层的方法，包括化学沉积法和物理沉积法如溅射、蒸发、化学气相沉积(CVD)、物理气相沉积(PVD)，溶液处理技术如旋涂、喷墨印刷和其它印刷技术、喷涂和照相凹版印刷。
存储器结构可以用于包括玻璃、塑料、硅和其它材料的多种衬底上，它们提供用于沉积金属氧化物纳米粒子层的合适表面。
附图说明
为了便于理解，尽可能使用相同的附图标记来表示图中出现的同一部件。附图并非按比例绘制，而且附图中各个元件的相对尺寸被示意性地描绘，而不一定按比例绘制。通过结合附图考虑下面的详细描述，可以容易地理解各实施例，其中：
图1示出具有化学计量比的CeO2的结构，其中，氧(以大红球表示)为四配位，铈(以小蓝球表示)为八配位。
图2是滴涂在硅上的CeO2纳米粒子存储器件200的图示。
图3示出存储器件200的TEM横截面图像的实例，其中，由CeO2纳米粒子形成的单层CeO2滴涂在硅衬底上，硅衬底上有金的上电极和下电极。
图4示出在多个ON/OFF周期内的存储器件200的电阻状态的稳定性。
图5是多层存储器件500的图示。
图6示出图5中的存储器件500的电压－电流特性。
图7示出存储器件500的在多个切换周期内的电阻状态的稳定性。
图8是另一多层存储器器件800的图示。
图9示出图8中的存储器件800的电压－电流特性。
图10示出在多个ON/OFF周期内的存储器件800的电阻状态的稳定性。
图11是另一多层存储器件1100的图示。
图12示出图11中的存储器件1100的电压－对数电流特性。
图13示出在多个ON/OFF周期内的存储器件1100的电阻状态的稳定性。
图14是另一多层存储器件1400的图示。
图15示出图14中的存储器件1400的电压－对数电流特性。
图16示出在多个ON/OFF周期内的存储器件1400的电阻状态的稳定性。
图17是另一多层存储器件1700的图示。
图18示出图17中的存储器件1700的电压－对数电流特性。
图19示出在多个ON/OFF周期内的存储器件1700的电阻状态的稳定性。
图20是另一多层存储器器件2000的图示。
图21示出在多个ON/OFF周期内的存储器件2000的电压－对数电流特性。
图22示出在多个ON/OFF周期内的存储器件2000的电阻状态的稳定性。
图23是另一多层存储器件2300的图示。
图24示出在多个ON/OFF周期内的存储器件2300的电压－对数电流特性。
图25示出在多个ON/OFF周期内的存储器件2300的电阻状态的稳定性。
图26是另一多层存储器件2600的图示。
图27示出存储器件2600的电压－电流特性。
图28示出在多个ON/OFF周期内的存储器件2600的电阻状态的稳定性。
图29示出图14的实例的不同配置。
图30示出堆叠式存储器件。
图A1示出用于存储器件的结构的第一侧面轮廓图。
图A2示出用于存储器件的结构的第二侧面轮廓图。
图A3示出图A1所示的结构的俯视图。
图A4示出用于制造图A1和A2所示的结构的方法的流程图。
具体实施方式
在下面的描述中，阐述了许多具体细节以透彻理解所提出的构思。所提出的构思可以在没有这些具体细节中的一些或全部的情况下实施。在另一些情况下，众所周知的处理操作没有被详细描述，以免不必要地模糊被描述的构思。虽然将结合具体实施例描述一些构思，但应当理解，这些实施例并不是限制性的。
在第一方面，本发明提供一种用于存储器件的存储器结构，包括至少一个第一层和至少一个第二层：
所述至少一个第一层包括多个第一元件，所述至少一个第二层包括多个第二元件；
其中，存储器结构具有可以响应于施加到其上的电动势而改变的电阻状态。
1材料
1.1元件
在一些实施例中，第一元件是金属氧化物。在一些实施例中，第二元件是掺杂有掺杂剂的金属氧化物(在此被称为“掺杂的金属氧化物”)。在一些实施例中，金属氧化物和掺杂的金属氧化物都是结晶态。因此，在一些实施例中，第一元件是金属氧化物的结晶颗粒，第二元件是掺杂的金属氧化物的结晶颗粒。金属氧化物或掺杂的金属氧化物的结晶颗粒可以具有金属氧化物或掺杂的金属氧化物的晶体可以形成的任何晶体结构，如立方晶体结构、四方晶体结构、六方晶体结构、斜方晶体结构、单斜晶体结构或三斜晶体结构。
优选地，第一元件是具有立方结构的金属氧化物的结晶颗粒。
金属氧化物可以是半导体或绝缘体。金属氧化物可以是例如氧化铈(IV)(CeO2)、氧化铟(III)(In2O3)或钙钛矿氧化物(例如氧化钙钛(CaTiO3))。
使用金属氧化物的优点在于，其显示的性能使其非常适合提供可以响应于施加到其上的电动势而改变的电阻状态。在优选的实施例中，金属氧化物是氧化铈(IV)(CeO2)。氧化铈(IV)是一种宽带隙半导体，对于用在存储器件中是特别有吸引力的，因为它的性能非常适合允许电阻状态响应于施加到其上的电动势而改变。二氧化铈(IV)具有空间群为Fm3m的萤石结构(FCC)，其由铈离子占据交替立方体中心的简单立方氧亚晶格组成，如图1所示。该图示出化学计量比的CeO2的结构，，其中，氧(以大红球表示)为四配位，铈(以小蓝球表示)为八配位。铈在四面体的中心，四面体的角部被氧原子占据。
在该实施例中，第二元件是具有立方结构的掺杂的金属氧化物的结晶颗粒。
掺杂的金属氧化物中的掺杂剂可以是这样的金属，即，其离子半径与将被掺杂剂替代的金属氧化物的金属(基质金属)近似。具有与基质金属相似的离子半径的掺杂剂的一个优点是，掺杂的金属氧化物的结晶颗粒中的晶格畸变较小。
使用掺杂的金属氧化物的优点是它允许电阻状态以受控的方式被调整。在这方面，掺杂剂的添加改变了金属氧化物的电阻状态响应于电动势而改变的方式。
掺杂的金属氧化物中的掺杂剂的量可以是约0.1wt％～约30wt％。在一些实施例中，掺杂的金属氧化物中的掺杂剂的量为约1wt％～约25wt％。在一些实施例中，掺杂的金属氧化物中的掺杂剂的量为约2wt％～约20wt％。在一些实施例中，掺杂的金属氧化物中的掺杂剂的量为约3wt％～约15wt％例如3wt％、4wt％、5wt％、6wt％、7wt％、8wt％、9wt％、10wt％、11wt％、12wt％、13wt％、14wt％、或15wt％。
掺杂剂可以是例如铟(In)、钴(Co)、钆(Gd)、镱(Yb)或钐(Sm)。在优选实施例中，掺杂剂是铟(In)。
铟由于多种原因适合用作掺杂剂，这些原因包括：
1)铟离子的化合价为+3，而铈离子的化合价通常为+4，因此可以在掺杂的金属氧化物中引入更多的氧空位。
2)使用铟作为掺杂的金属氧化物中的掺杂剂会产生电荷陷阱，有助于实现中间电阻状态，这意味着可以在存储器结构内实现多个电阻状态。
3)中间电阻状态的引入可以导致HRS(高阻态)值和ON/OFF比提高。
4)铟离子通常具有高迁移率且可以提高存储器件的响应(即切换速度)。
在优选的实施例中，掺杂的金属氧化物是用铟(In)掺杂的氧化铈(IV)，即“掺杂In的CeO2”。例如，掺杂的金属氧化物可以是掺杂了5wt％In的CeO2、掺杂了10wt％In的CeO2或掺杂了15wt％In的CeO2。
在优选的实施例中，金属氧化物的结晶颗粒以立方纳米晶体的形式存在，即“未掺杂的(或纯的)纳米粒子”。在优选的实施方式中，掺杂的金属氧化物的结晶颗粒以立方纳米晶体的形式存在，即“掺杂的纳米粒子”。通常，每一个立方纳米晶体具有约2nm～约13nm的宽度，例如2～13nm。例如，纳米粒子的宽度可以是约5nm～约11nm，例如5nm、6nm、7nm、8nm、9nm、10nm或11nm。优选地，给定层中纳米粒子的宽度为约8～10nm。优选地，立方纳米晶体的宽度是相似的，这增加了由立方体纳米晶体形成的阵列的均匀性，导致结构的多级耐久稳定性和电阻切换参数的均匀性(例如，高的ON/OFF比)更好，从而改善器件的整体性能。此外，纳米粒子具有较大的表面积，较大的表面积具有更多的缺陷，这也有助于可调节的电阻切换特性。
1.2层
在一些实施例中，存储器结构中的每层由一个或多个纳米粒子的二维阵列形成。因此，可以由彼此邻接的两个或更多个纳米粒子的二维阵列形成层，即，可以由纳米粒子的三维阵列形成层。在另一些实施例中，以纳米粒子的没有这么有序的排列来形成该层。
存储器结构可以包括两个或更多个彼此邻接的层。这样的实施例具有如下优点，即，提供了使在存储器结构中可以存储的数据量增加的基础，而不需要增加二维阵列的面积从而也不需要增加衬底面积。例如，存储器结构可以包括两层、三层、四层、五层、六层、七层、八层、九层或十层。存储器结构可以包括交替的掺杂的纳米粒子层和未掺杂的纳米粒子层。例如，具有两层的存储器结构可以包括一层未掺杂的纳米粒子和一层掺杂的纳米粒子。具有三层的存储器结构可以包括夹在两层未掺杂的纳米粒子之间的掺杂的纳米粒子层，或者，具有三层的存储器结构可以包括夹在两层掺杂的纳米粒子之间的未掺杂的纳米粒子层。具有四层的存储器结构可以包括四层交替的掺杂的纳米粒子和未掺杂的纳米粒子。
每层都包含相同类型的纳米粒子，即掺杂的或未掺杂的(或纯的)。
在一些实施例中，未掺杂的纳米粒子或掺杂的纳米粒子在层内水平地自组装成团簇。
不希望受理论束缚，本发明人假设，利用分子间作用力(例如范德华力和其它力)以及表面活性剂介导的液体介质(例如合适的有机溶剂和合适的表面活性剂)的表面疏水性，促进未掺杂的或掺杂的纳米粒子的自组装，在制备过程中未掺杂的或掺杂的纳米粒子分散在上述液体介质中。
结果，每一个元件相对于另一个元件对齐以形成阵列，该阵列有利于邻接纳米粒子之间形成均匀和成比例的间隔。纳米级别的立方结构和窄尺寸的分散对于形成高度配位的阵列是优选的，这样的阵列可以紧密地叠加以用于数据存储。未掺杂的和掺杂的纳米粒子的超小尺寸以及纳米粒子之间的分子间作用力(例如范德华力)可以使这些层是柔性的(例如该层可以遵循弯曲物体的弯曲)。未掺杂的和掺杂的纳米粒子的不同几何形状也是多级耐久稳定性提高以及非易失性行为优异的原因，也是产生高的ON/OFF比的原因。
每层可以具有相同的厚度或具有不同的厚度。通常，每层具有约2nm～约2μm的厚度。在一些实施例中，每层的厚度为约20nm～约500nm。在一些实施例中，每层的厚度为约40nm～约400nm。在一些实施例中，每层的厚度为约50nm～约300nm。在一些实施例中，每层的厚度为约80nm～约200nm。在一些实施例中，每层的厚度为约100nm～约180nm，例如，约100nm、约110nm、约120nm、约130nm、约140nm、约150nm、约160nm、约170nm或约180nm。
层的厚度不同可能影响存储器结构的电阻状态。
即使在电动势被去除之后，这些层也具有保持电阻状态的能力。这表现为层的非易失性行为。
掺杂的金属氧化物的层在此有时被称为掺杂层(或“缺陷层”)。在本申请中提到缺陷就是指掺杂剂。
1.3内存结构
在存储器结构中，把上面提到的那些层定位成彼此邻接以形成纳米粒子的三维阵列。通常，通过把这些层定位成彼此邻接来实现这一点。
把两个或更多个二维阵列定位成彼此邻接以形成纳米粒子的三维阵列的优点是其提供了使在存储器结构中可以存储的数据量增加的基础，而不需要增加二维阵列的面积从而也不需要增加衬底面积。
例如，存储器结构可以包括两层、三层、四层、五层、六层、七层、八层、九层或十层。这些层可以包括成对的交替的掺杂的和未掺杂的纳米粒子层。
在存储器结构的优选实施例中，第一层包含氧化铈(IV)纳米粒子的一个或多个二维阵列，第二层包含掺杂In的氧化铈(IV)纳米粒子的一个或多个二维阵列。包括与掺杂In的氧化铈(IV)层邻接的氧化铈(IV)层的该存储器结构被定义为一对掺杂的和未掺杂的金属氧化物的交替层。
该存储器结构包括掺杂的金属氧化物纳米粒子层和未掺杂的金属氧化物纳米粒子层。由于掺杂的金属氧化物纳米粒子和未掺杂的金属氧化物纳米粒子的不同几何结构和分子间作用力(例如掺杂的金属氧化物纳米粒子和未掺杂的金属氧化物纳米粒子之间的范德华力)的作用，可以实现柔性的存储结构。
增加掺杂的和未掺杂的金属氧化物的交替层的对的个数导致存储器结构的电阻状态的个数的增加。
存储器结构的另一个性能是即使在电动势被去除之后，电阻状态也可以保留在存储器结构中。这表明存储器结构表现出可以用在存储器件中的非易失性行为。
本发明的一个实施例是一种用于存储器件的存储器结构，其包括至少一个第一层，其中：
—该第一层至少包含多个CeO2纳米粒子；
—该存储器结构具有可以响应于施加到其上的电动势而改变的电阻状态。
本发明的另一个实施例是一种用于存储器件的存储器结构，其包括至少一个第一层和至少一个第二层，其中：
—至少一个第一层包含多个CeO2纳米粒子，至少一个第二层包含多个掺杂In的CeO2纳米粒子；
—该存储器结构具有可以响应于施加到其上的电动势而改变的电阻状态。
本发明的另一个实施例是一种用于存储器件的存储器结构，其包括三层，其中：
—第一层包含多个CeO2纳米粒子，第二层包含多个掺杂In的CeO2纳米粒子，第三层包含多个CeO2纳米粒子；
—该存储器结构具有可以响应于施加到其上的电动势而改变的电阻状态。
本发明的另一个实施例是一种用于存储器件的存储器结构，其包括三层，其中：
—第一层包含多个掺杂In的CeO2纳米粒子，第二层包含多个CeO2纳米粒子，第三层包含多个掺杂In的CeO2纳米粒子；
—该存储器结构具有可以响应于施加到其上的电动势而改变的电阻状态。
本发明的另一个实施例是一种用于存储器件的存储器结构，其至少包括两对或更多对的层，其中：
—每对层包括含有多个CeO2纳米粒子的层和含有多个掺杂In的CeO2纳米粒子的层；
—该存储器结构具有可以响应于施加到其上的电动势而改变的电阻状态。
例如，存储器结构可以具有三对、四对、五对或六对层。多个如上所述的整个存储器结构可以堆叠在彼此之上，由此实现了堆叠式存储器件，其中，上电极形成下一存储器结构的下电极，以此类推。在一些实施例中，堆叠式存储器件可以以各种配置(包括但不限于横交叉结构)来布置。堆叠式存储器件的其中一个实施例可以在图30中看到。
每一个存储器结构可以通过向各存储器结构的上电极和下电极施加电动势来单独地激活。通过堆叠这些存储器结构，可以实现更高的数据存储容量。
在一些实施例中，存储器结构由于多种原因具有高透明度，例如在可见光范围内为70％至80％，这些原因包括：
1)氧化铈是一种宽带隙材料，对可见光是透明的。
2)有机溶剂(如甲苯)是透明溶液。
3)表面活性剂溶液(例如油酸)是透明溶液。
这种高透明度足以与玻璃媲美，玻璃的透明度通常为约80％。这些性能使存储器结构非常适合透明电子设备。
1.4实例1：制备未掺杂的纳米粒子和掺杂的纳米粒子
金属氧化物或掺杂的金属氧化物的纳米晶体(包括CeO2纳米粒子或掺杂In的CeO2纳米粒子)可通过本领域公知的方法制备(例如，Younis,A.,Chu,D.,Mihail,I.和Li,S.,“Interface-Engineered Resistive Switching：CeO2Nanocubes as High-Performance Memory Cells”,ACS Appl.Mater.Interfaces,2013,5,99429-9434；和Younis,A.,Chu,D.,Kaneti,Y.V.和Li,S.,“Tuning the surface oxygen concentration of{111}surrounded Ceramics nanocrystals for enhanced photatalytic activities”,Nanoscale,2016,8,378中公开的方法)。
可以使用在含水环境中使用铈前体的水热工艺制备CeO2纳米粒子。
水热工艺通常定义为在常温常压下(<100℃，<1atm)不溶解的物质在高温高压水条件下的晶体生长过程。它被认为是合成高纯度、高分散度和窄尺寸分布的形态受控的纳米粒子的最有效方法之一。晶体生长在由称为高压釜的钢制压力容器构成的设备中进行。
铈前体可以是水溶性的铈(III)盐，例如硝酸铈(III)、氯化铈(III)或硫酸铈(III)。在优选的实施例中，铈前体是硝酸铈(III)。
在典型的CeO2纳米粒子的制备中，将硝酸铈(III)水溶液加入到高压釜中，然后加入甲苯和油酸(OLA)的混合物。随后，在大气环境下将叔丁胺加入到高压釜中。将密封的高压釜在约100℃～250℃，优选地在190℃～210℃，更优选地在约200℃的温度下加热约10～40小时，例如，30～36小时，然后冷却至室温。把所得产物的上部有机粗层离心以分离CeO2纳米粒子。可以用有机溶剂(例如乙醇)和/或去离子水洗涤CeO2纳米粒子。洗涤纳米粒子可以减少吸收的有机材料的量。
可以使用与上述CeO2纳米粒子相似的方法来制备掺杂In的CeO2纳米粒子，但是增加了使用含铟试剂。含铟试剂可以是硝酸铟水合物或氯化铟，且当以不同的量使用时，可以得到具有不同铟含量的的掺杂In的CeO2纳米粒子。
在典型的制备中，将硝酸铈(III)水溶液和硝酸铟水合物水溶液加入到高压釜中，然后加入甲苯和油酸的溶液。随后，在大气环境下将叔丁胺加入到高压釜中。将密封的高压釜在约180℃～220℃范围内的温度例如约200℃下加热约30～36小时，然后冷却至室温。将所得产物的上层有机粗层离心以分离掺杂In的CeO2纳米粒子。掺杂In的CeO2纳米粒子可以用有机溶剂(例如乙醇)和/或去离子水洗涤。掺杂In的CeO2纳米粒子在高温(例如约80℃)下干燥约24小时。将产物在空气中在约180℃下焙烧1小时，得到掺杂In的CeO2的固溶体。
1.4.1使用热液工艺制备掺杂有5wt％铟的CeO2纳米粒子
所有原料均购自Sigma公司，未经进一步纯化即使用。
把15mL 16.7mmol/l的硝酸铈(III)六水合物水溶液(0.10g硝酸铈(III)六水合物)和硝酸铟水合物水溶液加入到50mL高压釜中，然后加入15mL甲苯和油酸的混合溶液(OLA，0.6mL；OLA:Ce为8:1mol/mol)。随后，在大气环境下将叔丁胺(0.15mL)加入到高压釜中。将密封的高压釜在200℃下加热36小时，然后冷却至室温。通过离心(16,000转/分钟，约4～6分钟)分离所得产物，并用乙醇和去离子水洗涤三次，然后在80℃下干燥24小时。产物在空气中在180℃焙烧1小时，得到掺杂5wt％In的CeO2的固溶体(纳米粒子的尺寸在2～13nm变化；大部分纳米粒子为约8～10nm)。
使用与上述相同的步骤，以适当重量百分比的硝酸铈(III)和硝酸铟水合物，制备掺杂10wt％In的CeO2纳米粒子和掺杂15wt％In的CeO2纳米粒子。
1.5实例2：制备未掺杂的CeO2纳米粒子或掺杂的CeO2纳米粒子的分散体
通常，为了在电极上或在前一层或衬底上形成自组装的CeO2纳米粒子层或自组装的掺杂In的CeO2纳米粒子，通过将纳米粒子分散在能够分散纳米粒子的液体介质中来制备稳定的分散体。液体介质可以由任何合适的液体(例如，溶剂或溶剂的混合物)制备。
有利地，稳定的分散体可以促进纳米粒子的自组装。在一些实施例中，液体介质是有机溶剂或有机溶剂的混合物。有机溶剂可以是例如甲苯、乙醇或正己烷。在优选的实施例中，有机溶剂是甲苯。稳定的分散体可以还包含例如表面活性剂，如油酸。表面活性剂可用于调整纳米粒子的自组装程度。
通常，纳米粒子被添加到有机溶剂中，然后彻底混合。纳米粒子的混合和均匀分布可以通过摇动，或优选地用超声混合，几分钟来进行。
在一些实施例中，分散体是墨水，例如可打印的墨水。
在一个实施例中，可以通过溶液处理技术(例如旋涂、喷涂、印刷)使用分散体形成存储器结构。可以对分散体的流变性、溶解性和浸润性进行改动以适合特定的溶液处理技术。例如，在喷墨印刷中，可以通过向分散体中加入表面活性剂(例如油酸)和/或溶剂(例如甲苯、乙醇或正己烷)来调节喷射特性。本领域的技术人员在本说明书的精神和范围内会很容易想到对分散体的其它改动。
1.6制备包括未掺杂的纳米粒子层和掺杂的纳米粒子层的存储器结构
包括多层的存储器结构可以通过形成与前一层邻接的层来制造。有很多用于在存储器件中使用的衬底上沉积金属氧化物层的方法，包括物理沉积法和化学沉积法如溅射、蒸发、化学气相沉积(CVD)、物理气相沉积(PVD)，溶液处理技术如旋涂、喷涂、滴涂、喷墨印刷和其它印刷技术以及照相凹版印刷。
可以使用包括但不限于物理沉积法和化学沉积法如溅射、蒸发、化学气相沉积(CVD)、物理气相沉积(PVD))，溶液处理技术(如旋涂、喷涂、滴涂、喷墨印刷和其它印刷技术)以及照相凹版印刷制作堆叠式存储器件。
1.6.1滴涂法
沉积金属氧化物层的一种方法是通过滴涂法。滴涂法包括将一滴或两滴未掺杂的或掺杂的纳米粒子的分散液(通常为一滴，等于约100μL)置于电极上，或置于掺杂的或未掺杂的纳米粒子的前一层上。吸附在纳米粒子上的残留量的油酸有助于纳米粒子在层中的自组装。通常，使该层自然干燥，然后用紫外线照射处理约1小时，然后形成下一层。
1.6.2旋涂方法
在另一种制作方法中，使用旋涂技术来沉积自组装的金属氧化物纳米粒子的层。
将少量的分散体置于衬底或前一层上。然后高速旋转衬底或前一层，以便通过离心力使涂层材料铺展开来。继续旋转，同时一些分散体旋转离开衬底的边缘，直到由剩余分散体形成所需厚度的膜。通常，使该层自然干燥，然后用紫外线照射处理约1小时，然后形成下一层。可以通过旋涂法制备薄而均匀的层。
1.6.3喷墨打印方法
在另一种制作方法中，使用喷墨印刷技术来沉积自组装的金属氧化物纳米粒子的层。
将一定量的分散体装入喷墨打印机的打印头中。然后通过喷墨喷嘴将分散体沉积到衬底或前一层上。通常，使该层自然干燥，然后用紫外线照射处理约1小时，然后形成下一层。使用喷墨印刷方法可以生产薄而均匀的层。
1.6.4其它方法
在本说明书的精神和范围内，本领域技术人员会很容易地想到沉积金属氧化物层的其它方法。例如，物理气相沉积(PVD)、化学气相沉积(CVD)、分子束外延(MBE)、纳米压印、喷墨印刷、喷雾印刷、凹版印刷(intaglio printing)、丝网印刷、柔性版印刷、胶版印刷、戳印、照相凹版印刷(gravure printing)、气溶胶喷射、热诱导工艺和激光诱导工艺。
1.6.5电极
在存储器结构的一个实施例中，在其上可以沉积电极的衬底上制作这些层。
电极可以是导电材料或半导体材料，其通常可以通过各种物理和化学手段从固相或液相施加。导电和半导电材料可以，例如，基于导电金属(例如银浆料)、导电金属合金、导电金属氧化物、炭黑、半导电金属氧化物和导电聚合物(例如聚苯胺，PEDOT)进行悬浮或溶解以形成墨水。
电极可以通过物理沉积方法和化学沉积方法或溶液处理技术沉积在衬底/膜上。
取决于想要的用途，电极的尺寸可以是任何合适的尺寸。
电极的厚度可以在几纳米至几百微米的范围内。
1.6.6衬底
使用以上1.6.1至1.6.4的方法制备的存储器结构可以用在包括玻璃、塑料、硅和其它材料的各种衬底上，其提供用于沉积金属氧化物纳米粒子层的合适表面。
取决于想要的用途，衬底的厚度可以是任何合适的厚度。衬底的厚度可以为例如约25μm～约5mm。
在本说明书的精神和范围内，本领域技术人员会很容易想到其它合适的衬底材料以在其上沉积存储器结构。
1.6.7实例3：制作具有多个层和电极的存储器结构
把如第1.4节所述地制备的纳米粒子加入甲苯中。将所得分散体超声处理约5分钟以确保纳米粒子在甲苯中均匀分散。
将该分散体多次滴涂以获得基于自组装的未掺杂的和掺杂的CeO2纳米粒子的膜。在每次滴涂之后，将膜用紫外线照射1小时以去除所有有机物/多余的OLA。最终在真空中将膜在200℃热退火2小时。通过阴影掩模溅射小面积的具有圆形图案和约250μm直径大小的电极(金，Au)，由此完成制作过程。
2.使用CeO2纳米粒子或掺杂In的CeO2纳米粒子的层的存储器结构和电阻性能
下面描述的实例4至8涉及这样的存储器结构，其包括使用如在第6.1.1节中所述的滴涂方法在硅衬底上制造的CeO2纳米粒子的层和掺杂In的CeO2纳米粒子的层。下面描述的实施例9涉及这样的存储器结构，其包括使用在第1.6.3节中描述的喷墨印刷方法在硅衬底上制造的CeO2纳米粒子的层和掺杂In的CeO2纳米粒子的层。下面描述的实施例10涉及这样的存储器结构，其包括使用在第1.6.2节中描述的旋涂方法在玻璃衬底上制造的CeO2纳米粒子的层和掺杂In的CeO2纳米粒子的层。下面描述的实施例11和12涉及这样的存储器结构，其包括使用如在第1.6.2节中描述的旋涂方法在硅衬底上制造的CeO2纳米粒子的层和掺杂In的CeO2纳米层。在I-V曲线上，使用纳米粒子层的存储器结构针对正电压和负电压都具有电阻状态。在下面的实例中，虽然在I-V曲线上可以观察到针对正电压和负电压的电阻状态，但是只讨论了与正电压相对应的电阻状态。
2.1实例4：存储器件－在硅上滴涂CeO2单层
2.1.1具有CeO2单层的存储器－存储器结构
图2提供了包括单层CeO2的存储器件200的一个实施例的侧面轮廓图。
存储器件200包括单层氧化铈(IV)(CeO2)纳米粒子202。CeO2纳米粒子层的厚度约为100nm。如上所述，该层包含一个或多个氧化铈(IV)纳米粒子阵列。
存储器件200包括下电极204和上电极206。电极是金(Au)电极。金的下电极204具有约50nm的厚度。上电极具有约70nm的厚度。在替代实施例中，可以使用其它合适的电极厚度。
与典型的半导体类似，存储器件200还包括衬底208，在该实施例中，衬底208由诸如硅基材料的刚性材料制成以形成硅晶片。然而，在存储器件200的替代实施例中，衬底208可以由其它合适的材料制成，包括诸如塑料之类的柔性材料或诸如玻璃之类的其它材料。
衬底层208具有微米级的厚度，可以是适合想要的目的的任何厚度。
可以设想，在存储器件200的替代实施例中，上电极206可以由其它合适的材料制成。关于下电极204，可以由多种不同的材料制成，包括但不限于铂、铱、银、金或其任何组合。
在存储器件200的替代实施例中，上电极206的厚度和下电极204的厚度可以改成其它合适的厚度。
图3示出单层自组装的CeO2纳米粒子的TEM横截面图像的例子。在这个例子中，自组装的CeO2纳米粒子层具有约162nm的厚度。在该图中，自组装的CeO2纳米粒子层夹在导电硅衬底上的金的上电极和下电极之间。在层的上部和下部，例如在表面上，施加例如Au或其它导电材料的电极层。将该层和电极施加到诸如硅、塑料、玻璃或其它材料的衬底上，该衬底提供用于沉积金属氧化物纳米粒子层的合适表面。
2.1.2 CeO2单层存储器件－制造方法
第1.6.1节阐述了制造方法中的滴涂法。
2.1.3 CeO2单层存储器件－电阻性能
图4示出在多个ON/OFF周期内的存储器件200在不同电压下的电阻状态。通过在电极204、206之间施加电压进行测量。电压，以+/-0.1V/秒(V/s)的速率，从0V变化到+3V，然后从+3V变化到0V，然后从0V变化到-3V，然后从-3V变化到0V。每次电压改变时，测量通过存储器件200的电流并计算电阻。
当观察到电阻变化时，无论是从OFF电阻状态变成ON电阻状态还是从ON变成OFF状态，通过关断电压并施加读取电压来测试电阻状态的稳定性(保持数据的能力)，在读取电压下通过测量通过存储器件200的电流来计算结构的电阻。通常，读取电压为0.3V.
这一系列步骤就是一个切换周期。计算得到的电阻值在许多个这样的周期内都重复不变，就认为是稳定的，并因此认为它是装置固有的电阻状态。
图4示出在200个切换周期内的存储器件200的电阻。示出多个(200个)切换周期内的ON/OFF电阻状态。在图4的实例中，OFF电阻状态为约107欧姆，ON电阻状态为约103欧姆。两种状态都保持200个切换周期。因此，单层CeO2存储器件的ON/OFF状态的比率大于104。如此大的裕度允许器件电路的外围以高精度和低噪声来识别存储在ON和OFF状态中的信息。存储器件200表现出可逆且可再现的电阻切换行为，且设置电压和重置电压(Vset、Vreset)高度均匀。
2.2实例5：存储器件－在硅上滴涂层叠的CeO2/掺杂In的CeO2/CeO2
2.2.1具有层叠的CeO2/掺杂In的CeO2/CeO2的存储器件－存储器结构
图5是多层存储器件500的图示。存储器件500包括第一CeO2纳米粒子层502、掺杂In的CeO2纳米粒子层504和第二CeO2纳米粒子层506。掺杂In的CeO2纳米粒子层504夹在第一CeO2纳米粒子层502和第二CeO2纳米粒子层506之间。
存储器件500包括下电极508和上电极510。电极是金(Au)的。下电极安装在硅衬底512上。
存储器件500的尺寸约为1厘米(W)×1厘米(L)。
2.2.2具有层叠的CeO2/掺杂In的CeO2/CeO2的存储器件－制造方法
第1.6.1节阐述了制造方法中的滴涂法。
2.2.3具有层叠的CeO2/掺杂In的CeO2/CeO2的存储器件－电阻性能
图6示出图5的存储器件500的电压－电流特性。测量方法与上述相同。具体而言，在上电极和下电极上施加电压。在施加电压期间测量通过存储器件500的电流。
现在参考图6，将0.1V的初始电压施加到存储器件500，并测量电流以提供电阻值。从图6可以看出，I-V曲线的斜率在0V和2.5V之间保持相对恒定。在该电压范围内，存储器件500具有约107欧姆的高阻态(HRS/OFF)。
在2.5V时，存储器件500的I-V曲线的梯度改变。当施加的电压从2.5V增加到4V时，I-V曲线的梯度保持相对恒定。在约4V时，存储器件500已经转变成约100欧姆的低阻态(LRS/ON)。
2.5V的施加电压是存储器件500的起始电压，在图6中标记为A。
在达到4V的电压之后，所施加的电压以-0.1V/s的速率逐步地减小。再次，在每个施加电压下测量通过存储器件500的电流以确定存储器件的电阻。
在-4V(图6中的B点)时，电流下降非常接近零安培。此时，存储器件已切换回高阻态。这是存储器件500的重置电压，在该重置电压下存储器件500被从低电压重置到高电压(HRS/OFF状态)。
如图6所示，存储器件500具有两个不同的电阻状态，即，在施加大于2.5V的电压时被激活的低电阻ON状态和在施加低于-4伏的电压时被重置的高电阻OFF状态V。因此，存储器件500显示出双极可逆电阻切换特性。通过在电极之间施加电势，可以将存储器件500从高阻态(HRS/OFF)设置为低阻态(LRS/ON)。存储器件500的电阻状态从LRS重置为HRS。设置和重置存储器件500的适当电压范围设定在-10V到10V之间。
通过改变层结构，可以实现可调电阻切换特性。例如，图5的存储器件500包括在两个CeO2纳米粒子层之间的单个掺杂In的CeO2纳米粒子层。掺杂In的层使得能够获得高于2×105的ON/OFF比。
图7示出多个切换周期内的电阻状态的稳定性。以与上面实例4中所述相同的方式测试电阻状态的稳定性。
如图7所示，在500个切换周期内，LRS/ON状态稳定地维持在约80欧姆的电阻。在500个切换周期内，HRS/OFF状态稳定地维持在约107欧姆的电阻状态。
与图2的单层CeO2纳米粒子存储器件200相比，图5的存储器件500中增加的掺杂In的CeO2纳米粒子层产生了更高的ON/OFF比(105欧姆)。
2.3实例6：存储器件－在硅上滴涂两对CeO2层/掺杂In的CeO2层
2.3.1具有两对CeO2层/掺杂In的CeO2层的存储器件－存储器结构
图8是另一多层存储器件800的图示。存储器件包括第一CeO2纳米粒子802层、第一掺杂In的CeO2纳米粒子层804、第二CeO2纳米粒子层806和第二掺杂In的CeO2纳米粒子层808。
存储器件800包括下电极810和上电极812。电极是金(Au)的。下电极安装在硅衬底814上。
存储器件800的尺寸约为1厘米(W)×1厘米(L)。
2.3.2具有两对CeO2层/掺杂In的CeO2层的存储器件－制造方法
第1.6.1节阐述了制造方法中的滴涂法。
2.3.3具有两对CeO2层/掺杂In的CeO2层的存储器件－电阻性能
图9示出图8的存储器件800的电压－电流特性。测量方法与上述相同。具体而言，在上电极和下电极上施加电压。在施加电压期间测量通过存储器件800的电流。
现在参考图9，将0.1V的初始电压施加到存储器件800，并测量电流以提供电阻值。从图9可以看出，I-V曲线的斜率在0V和3V(由901表示)之间保持相对恒定。在该电压范围内，存储器件800具有约107欧姆的高阻态(HRS/OFF)。
在3V(901)时，I-V曲线的梯度变化。I-V曲线的梯度保持相对恒定，直到所施加的电压增加到4V(902)且存储器件800的电阻状态已经变成约105欧姆。
在4V(902)时，I-V曲线的梯度再次改变。I-V曲线的梯度保持相对恒定，直到所施加的电压升高到4.2V(903)且存储器件800的电阻已经变成约100欧姆。这是存储器件800的低阻态。
在4.2V(903)时，I-V曲线的斜率再次改变。I-V曲线的梯度保持相对恒定，直到所施加的电压增加到5V(904)且存储器件800的电阻增加到约1000欧姆。
在达到5V的最大电压之后，所施加的电压以-0.1V/s的速率逐步地减小。再次，在每个施加电压下测量通过存储器件800的电流，以计算存储器件800的电阻。
在-5V(905)时电流下降非常接近零安培。此时，存储器件800已经切换回高阻态。这是存储器件500的重置电压，在该重置电压下存储器件500被从低电压重置到高电压(HRS/OFF状态)。高电阻OFF态的电阻约为107欧姆。
从图10可以明显看出，存储器件800具有四个不同的电阻状态，即：
—具有约100欧姆的电阻的低电阻ON状态，其由4.0V至4.2V之间的施加电压激活。
—具有约1000欧姆的电阻的第一中间电阻状态，其由4.2V至5V之间的施加电压激活。
—具有约105欧姆电阻的第二中间电阻状态，其由3.0V至4.0V之间的施加电压激活。
—高电阻OFF状态，其通过施加-5.0V的电压激活。存储器件800的高电阻OFF状态为约107欧姆。
在LRS/ON状态的任一侧的电压处发生中间电阻状态。
存储器件800显示出可逆电阻切换特性。通过在电极上施加电势，存储器件800可以从高阻态(HRS/OFF)设置为低阻态(LRS/ON)。另外，存储器件800显示出两个状态。设置和重置存储器件800的合适的电压范围在-10V到10V之间。
图10示出在多个切换周期内存储器件800的电阻状态的稳定性。以与上面实例4中所述相同的方式测试电阻状态的稳定性。
从图10可以明显看出，在1600个切换周期内，LRS/ON状态稳定地维持在约100欧姆的电阻。在1600个切换周期内，HRS/OFF状态稳定地维持在约107欧姆的电阻。另外，存储器件800在约100欧姆和约106欧姆处呈现出两个中间电阻状态。两个中间状态在1600个切换周期内都保持稳定。
再次，通过改变层结构，可以实现可调电阻切换特性。例如，图8的存储器件800包括两个CeO2层/掺杂In的CeO2层的对，在图10中呈现出四个不同的电阻状态。
2.4实施例7：存储器件－在硅上滴涂三对CeO2层/掺杂In的CeO2层
2.4.1具有三对CeO2层/掺杂In的CeO2层的存储器件－存储器结构
图11是另一多层存储器件1100的图示。存储器件1100包括第一CeO2纳米粒子层1102、第一掺杂In的CeO2纳米粒子层1104、第二CeO2纳米粒子层1106、第二掺杂In的CeO2纳米粒子层1108、第三CeO2纳米粒子层1110和第三掺杂In的CeO2纳米粒子层1112。这些层以CeO2层和掺杂In的CeO2层交替的配置定位成彼此邻接。因此，存储器件1100包括三个CeO2层/掺杂In的CeO2层的对。
存储器件1100包括下电极1114和上电极1116。电极是金(Au)的。下电极安装在硅衬底1118上。
存储器件1100的尺寸是1厘米(W)×1厘米(L)。
2.4.2具有三对CeO2层/掺杂In的CeO2层的存储器件－制造方法
第1.6.1节阐述了制造方法中的滴涂法。
2.4.3具有三对CeO2层/掺杂In的CeO2层的存储器件－电阻性能
图12示出图11的存储器件1100的电压－对数电流特性。测量方法与上述相同。
具体而言，在上电极和下电极上施加电压。在施加电压期间测量通过存储器件1100的电流。
现在参考图12，将0.1V的初始电压施加到存储器件1100，并测量电流以提供电阻值。如从图12中可以看出的，在0V和3V之间，I-V曲线的梯度保持相对恒定。在该电压范围内，存储器件1100具有在107欧姆的范围内的高阻态(HRS/OFF)。
很明显，图11中的存储器件1100具有五个不同的电阻状态，如图13所示。
存储器件1100显示出可逆电阻切换特性。通过在电极之间施加电势，可以将器件从高阻态(HRS/OFF)设置为低阻态(LRS/ON)。另外，存储器件1100呈现出三个中间电阻状态。用于设置和重置存储器件1100的合适的电压范围在-10V到10V之间。
图13示出存储器件1100的五个电阻状态在多个切换周期内的稳定性。以与上面实例4中所述相同的方式测试电阻状态的稳定性。
从图13可以明显看出，在100,000个切换周期内，LRS/ON状态稳定地维持在104欧姆左右的电阻。在100,000个切换周期内，HRS/OFF状态稳定地维持在约107欧姆的电阻。另外，存储器件1100在约100欧姆、1000欧姆和约104欧姆处呈现出三个中间电阻状态。在100,000个切换周期内，这三个中间状态都保持稳定。
再次，通过改变层结构，可以实现可调电阻切换特性。例如，图11的存储器件1100包括三个CeO2层/掺杂In的CeO2层的对，在图13中呈现出五个不同的电阻状态。
2.5实施例8：存储器件－在硅上滴涂四对CeO2层/掺杂In的CeO2层
2.5.1具有四对CeO2层/掺杂In的CeO2层的存储器件－存储器结构
图14是另一多层存储器件1400的图示。存储器件1400包括第一CeO2纳米粒子层1402、第一掺杂In的CeO2纳米粒子层1404、第二CeO2纳米粒子层1406、第二掺杂In的CeO2纳米粒子层1408、第三CeO2纳米粒子层1410、第三掺杂In的CeO2纳米粒子层1412、第四CeO2纳米粒子层1414和第四掺杂In的CeO2纳米粒子层1416。这些层以交替配置定位成彼此邻接。因此，存储器件1400包括四个CeO2层/掺杂In的CeO2层的对。
存储器件1400包括下电极1418和上电极1420。电极是金(Au)的。下电极安装在硅衬底1422上。
存储器件1400的尺寸是1厘米(W)×1厘米(L)。
2.5.2具有4对CeO2层/掺杂In的CeO2层的存储器件－制造方法
第1.6.1节阐述了制造方法中的滴涂法。
2.5.3具有4对CeO2层/掺杂In的CeO2层的存储器件－电阻性能
图15示出图14的存储器件1400的电压－电流特性。测量方法与上述相同。具体而言，在上电极和下电极上施加电压。在施加电压期间测量通过存储器件1400的电流。
现在参考图15，将0.1V的初始电压施加到存储器件1400，并且测量电流以提供电阻值。
很明显，图14中的存储器件1400在图16中呈现出六个不同的电阻状态。
存储器件1400显示出可逆电阻切换特性。通过在电极之间施加电势，可以将器件从高阻态(HRS/OFF)设置为低阻态(LRS/ON)。另外，存储器件1400呈现出四个中间电阻状态。设置和重置存储器的合适电压范围在-10V至10V之间。
图17示出存储器件1400的六个电阻状态在多个切换周期内的稳定性。以与上面实施例4中所述相同的方式测试电阻状态的稳定性。
如图16所示，在450个切换周期内，LRS/ON状态稳定地维持在约50欧姆的电阻。在450个切换周期内，HRS/OFF状态稳定地维持在约107欧姆的电阻。此外，存储器件1400在约1,000欧姆、10,000欧姆、105欧姆和约106欧姆处呈现出四个中间电阻状态。在450个切换周期内，这四个中间电阻状态都保持稳定。
再次，通过改变层结构，可以实现可调电阻切换特性。例如，图14的存储器件1400包含四对CeO2纳米粒子/掺杂In的CeO2纳米粒子，在图16中呈现出六个不同电阻状态。
2.6实例9：存储器件－在硅上喷墨印刷两对CeO2层/掺杂In的CeO2层
2.6.1具有两对CeO2层/掺杂In的CeO2层的存储器件－存储器结构
图17是另一多层存储器件1700的图示。存储器件包括第一CeO2纳米粒子层1702、第一掺杂In的CeO2纳米粒子层1704、第二CeO2纳米粒子层1706和第二掺杂In的CeO2纳米粒子层1708。
存储器件1700包括下电极1710和上电极1712。电极是金(Au)的。下电极安装在硅衬底1714上。
存储器件1700的尺寸约为1厘米(W)×1厘米(L)。
2.6.2具有两对CeO2层/掺杂In的CeO2层的存储器件－制造方法
在第1.6.3节中阐述了制造方法中的喷墨打印法。
2.6.3具有两对CeO2层/掺杂In的CeO2层的存储器件－电阻性能
图18示出图17的存储器件1700的电压－对数电流特性。测量方法与上述相同。具体而言，在上电极和下电极上施加电压。在施加电压期间测量通过存储器件1700的电流。
现在参考图18，向存储器件1700施加从-0.1V开始的初始电压，并连续地测量电流以提供电阻值。从图18可以看出，I-V曲线的斜率在0V和-2V之间保持相对恒定。在该电压范围内，存储器件1700具有约105欧姆的高阻态(HRS/OFF)。
从图19中显而易见，存储器件1700具有四个不同的电阻状态。
存储器件1700显示出可逆电阻切换特性。通过在电极上施加负电势，可以将器件从高阻状态(HRS/OFF)设置为低阻态(LRS/ON)。存储器件1700呈现出四个不同的电阻状态。设置和重置存储器件1700的合适电压范围在-5V到5V之间。
图19示出在10,000个切换周期内存储器件1700的四个电阻状态的稳定性。以与上面实例4中所述相同的方式测试电阻状态的稳定性。
从图19可以明显看出，在10,000个切换周期内，LRS/ON状态稳定地维持在约150欧姆的电阻。在10,000个切换周期内，HRS/OFF状态稳定地保持在104和105欧姆之间的电阻。另外，存储器件1700在约1000欧姆和约5000欧姆处呈现出两个中间电阻状态。在10,000个切换周期内，这两个中间状态都保持稳定。
再次，通过改变层结构，可以实现可调电阻切换特性。例如，图17的存储器件1700包括两个CeO2层/掺杂In的CeO2层的对，在图19中呈现出四个不同的电阻状态。
2.7实例10：存储器件－在掺杂F的SnO2(FTO)玻璃上旋涂两对CeO2层/掺杂In的CeO2层
2.7.1具有两对CeO2层/掺杂In的CeO2层的存储器件－存储器结构
图20是另一个多层存储器器件2000的图示。存储器件2000包括第一CeO2纳米粒子层2002、第一掺杂In的CeO2纳米粒子层2004、第二CeO2纳米粒子层2006、第二掺杂In的CeO2纳米粒子层2008。这些层以CeO2层和掺杂In的CeO2层的交替配置被定位成彼此邻接。因此，存储器件2000包括两个CeO2层/掺杂In的CeO2层的对。
存储器件2000包括下电极2010和上电极2012。上电极是银(Ag)的。下电极是安装在玻璃衬底2014上的FTO。
存储器件2000的尺寸是1厘米(W)×1厘米(L)。
2.7.2具有两对CeO2层/掺杂In的CeO2层的存储器件－制造方法
在第1.6.2节中阐述了制造方法中的旋涂法。
2.7.3具有两对CeO2层/掺杂In的CeO2层的存储器件－电阻性能
图21示出图20的存储器件2000的电压－电流特性。测量方法与上述相同。具体而言，在上电极和下电极上施加电压。在施加电压期间测量通过存储器件2000的电流。
现在参考图21，将0.1V的初始电压施加到存储器件2000，并测量电流以提供电阻值。从图21中可以看出，在0V和2.5V之间，I-V曲线的梯度保持相对恒定。在该电压范围内，存储器件2000具有约107欧姆的高阻态(HRS/OFF)。
从图22可以明显看出，存储装置2000具有四个不同的电阻状态。
存储装置2000显示出可逆电阻切换特性。通过在电极之间施加电势，可以将器件从高阻态(HRS/OFF)设置为低阻态(LRS/ON)。另外，存储装置2000呈现出两个中间电阻状态。设置和重置存储器件2000的合适电压范围设置在-6V至6V之间。
图22示出在100,000个切换周期内的存储器件2000的四个电阻状态的稳定性。以与上述实例4中所述相同的方式测试电阻状态的稳定性，但是使用0.5V的读取电压。
从图22可以明显看出，在100,000个切换周期内，LRS/ON状态稳定地维持在约70000欧姆的电阻。在100,000个切换周期内，HRS/OFF状态稳定地维持在约107欧姆的电阻。另外，存储器件2000在约105欧姆处和约106欧姆处呈现出两个中间电阻状态。在100,000个切换周期内，这两个中间电阻状态都保持稳定。
再次，通过改变层结构，可以实现可调电阻切换特性。例如，图20的存储器件2000包括两个CeO2层/掺杂In的CeO2层的对，在图22中呈现出四个不同的电阻状态。
2.8实例11：存储器件－在硅上旋涂两对CeO2层/掺杂In的CeO2层
2.8.1具有两对CeO2层/掺杂In的CeO2层的存储器件－存储器结构
图23是另一多层存储器件2300的图示。存储器件包括第一CeO2纳米粒子层2302、第一掺杂In的CeO2纳米粒子层2304、第二CeO2纳米粒子层2306和第二掺杂In的CeO2纳米粒子层2308。
存储器件2300包括下电极2310和上电极2312。电极是金(Au)的。下电极安装在硅衬底2314上。
存储器件2300的尺寸约为1厘米(W)×1厘米(L)。
2.8.2具有两对CeO2层/掺杂In的CeO2层的存储器件－制造方法
在第1.6.2节中阐述了制造方法中的旋涂法。
2.8.3具有两对CeO2层/掺杂In的CeO2层的存储器件－电阻性能
图24示出图23的存储器件2300的电压－对数电流特性。测量方法与上述相同。具体而言，在上电极和下电极上施加电压。在施加电压期间测量通过存储器件2300的电流。
现在参照图24，将-0.1V的初始电压施加到存储器件2300上，并测量电流以提供电阻值。从图24可以看出，I-V曲线的梯度随着电压的增加而变化。存储器件2300具有约105欧姆的高阻态(HRS/OFF)。
从图25中显而易见，存储器件2300具有4个不同的电阻状态。
存储器件2300显示出可逆电阻切换特性。通过在电极之间施加电势，可以将器件从高阻态(HRS/OFF)设置为低阻态(LRS/ON)。另外，存储器件2300呈现出两个中间电阻状态。设置和重置存储器件2300的合适电压范围设置在-10V至10V之间。
图25示出存储器件2300的四个电阻状态在多个切换周期内的稳定性。以与上面实例4中所述相同的方式测试电阻状态的稳定性。
从图25中可以明显看出，LRS/ON状态在1000个切换周期内稳定地维持在约200欧姆的电阻上。在1000个切换周期内，HRS/OFF状态稳定地维持在105欧姆左右的电阻。另外，存储器件2300在约1000欧姆和9000欧姆处呈现出两个中间电阻状态。在1000个切换周期内，这两个中间电阻状态都保持稳定。
通过使用旋涂方法，也可以实现可调电阻切换特性。例如，图23的存储器件2300包括两个CeO2层/掺杂In的CeO2层的对，在图25中呈现出四个不同的电阻状态。
2.9实例12：存储器件－在硅上旋涂三对CeO2层/掺杂In的CeO2层
2.9.1具有三对CeO2层/掺杂In的CeO2层的存储器件－结构
图26是另一多层存储器件2600的图示。存储器件2600包括第一CeO2纳米粒子层2602、第一掺杂In的CeO2纳米粒子层2604、第二CeO2纳米粒子层2606、第二掺杂In的CeO2纳米粒子层2608、第三CeO2纳米粒子层2610和第三掺杂In的CeO2纳米粒子层2612。这些层以CeO2层和掺杂In的CeO2层的交替配置被定位成彼此邻接。因此，存储器件2600包括三个CeO2层/掺杂In的CeO2层的对。
存储器件2600包括下电极2614和上电极2616。电极是金(Au)的。下电极安装在硅衬底2618上。
存储器件2600的尺寸是1厘米(W)×1厘米(L)。
2.9.2具有三对CeO2层/掺杂In的CeO2层的存储器件－制造方法
在第1.6.2节中阐述了制造方法中的旋涂法。
2.9.3具有三对CeO2层/掺杂In的CeO2层的存储器件－电阻性能
图27示出图26的存储器件2600的电压－对数电流特性。测量方法与上述相同。具体而言，在上电极和下电极上施加电压。在施加电压期间测量通过存储器件2600的电流。
现在参考图27，将0.1V的初始电压施加到存储器件2600，并测量电流以提供电阻值。从图27可以看出，在0V和1V之间，I-V曲线的梯度保持相对恒定。在该电压范围内，存储器件2600具有约107欧姆的高阻态(HRS/OFF)。
从图28明显看出，存储器件2600具有五个不同的电阻状态。
存储器件2600显示出可逆电阻切换特性。通过在电极之间施加电势，可以将器件从高阻态(HRS/OFF)设置为低阻态(LRS/ON)。另外，存储设备2600呈现出三个中间状态。设置和重置存储器件2600的合适的电压范围在-10V到10V之间。
图28示出存储器件2600的五个电阻状态在多个切换周期内的稳定性。以与上面实例4中所述相同的方式测试电阻状态的稳定性。
从图28可以明显看出，在1000个切换周期内，LRS/ON状态稳定地维持在900欧姆左右的电阻。在1000个切换周期内，HRS/OFF状态在4500欧姆左右的电阻下保持稳定。另外，存储器件2600在约1500欧姆、2300欧姆和约4000欧姆处呈现出三个中间电阻状态。在1000个切换周期内，这三个中间电阻状态都保持稳定。
再次，通过改变层结构，可以实现可调电阻切换特性。例如，图26的存储器件2600包括三个CeO2层/掺杂In的CeO2层的对，在图28中呈现出五个不同的电阻状态。
3定位层的顺序
图14中示出的存储器件包括四对CeO2纳米粒子层和掺杂In的CeO2纳米粒子层。这些层也可以定位成从掺杂In的CeO2纳米粒子的底层到CeO2纳米粒子的顶层彼此邻接。图29示出图14的实例的不同配置。在配置1中，一CeO2纳米粒子层与下电极邻接。然后将这些层定位成以交替配置彼此邻接，直到一掺杂In的CeO2纳米粒子层与上电极邻接。相反，在配置2中，一掺杂In的CeO2纳米粒子层与下电极邻接。然后将这些层定位成以交替配置彼此邻接，直到一CeO2纳米粒子层与上电极邻接。
在进一步的实施例中，图2、5、8、11、14、17、20、23或26中的任何一个示例性结构都可以定位成以交替配置彼此邻接，其中，从下电极上的掺杂In的CeO2纳米粒子层开始，使这些层交替定位彼此邻接，直到与上电极连接的CeO2纳米粒子层为止。
4电阻性能－趋势
如前所述，实施例中描述的存储器结构在存储器件中具有特定的应用。因此，本说明书详细描述存储器结构如何应用于存储器件中。
不希望受到理论的限制，本发明人假设，当电势(电动势)施加到上电极和下电极时，来自上电极的离子进入层中并在上电极和下电极之间形成纳米级细丝。当上电极和下电极之间存在细丝时，电极之间的电阻相对较低。
为了去除上电极和下电极之间的细丝，使电流反转，导致形成细丝的离子退回到上电极。一旦离子已经退回到上电极，细丝就被除去，在上电极和下电极之间存在高电阻。正是这种改变上电极和下电极之间的电阻的能力，使得该结构可用于存储器件中。1和0形式的二进制数据可以由上电极和下电极之间的高阻态和低阻态来表示。在存在中间电阻状态的情况下，它们可用于以简单的编码形式存储额外的数据。
4.1电阻性能－实例4至8(在硅上滴涂的存储器结构)
实例4至8(在硅上滴涂)的电阻性能已经证明了，随着CeO2层/掺杂In的CeO2层的对的个数增加，电阻状态的个数增加。
具体而言，对于使用金电极的CeO2层/掺杂In的CeO2层的对，证明了电阻状态的增加。具体而言，使用安装在硅(Si)衬底上的金(Au)电极，对于CeO2层/掺杂In的CeO2层的对，证明了电阻状态的增加。
表1示出在实例4至8中测试的CeO2层和掺杂In的CeO2层的对的个数和电阻状态的个数。
表1
4.2电阻性能－实例9(在硅上喷墨印刷的存储器结构)
实例9(在硅上喷墨印刷)的电阻性能已经证明了两对CeO2层/掺杂In的CeO2层中的四个电阻态。具体而言，对于使用金电极的两对CeO2层/掺杂In的CeO2层，证明了四种电阻状态。具体而言，对于使用安装在硅衬底上的金(Au)电极的两对CeO2层/掺杂In的CeO2层，证明了四种电阻状态。
表2示出实例9中测试的CeO2层和掺杂In的CeO2层的对的个数和电阻状态的个数。
表2
4.3电阻性能－实例10(在玻璃上旋涂的存储器结构)
实例10(在玻璃上旋涂)的电阻性能已经证明了两对CeO2层/掺杂In的CeO2层中的四个电阻态。
具体而言，对于使用银的上电极和FTO下电极的两对CeO2层/掺杂In的CeO2层，证明了四种电阻状态。具体而言，对于使用安装在玻璃衬底上的银(Ag)上电极和FTO下电极的两对CeO2层/掺杂In的CeO2层，证明了四种电阻状态。
表3示出在实例10中测试的CeO2层和掺杂In的CeO2层的对的个数和电阻状态的个数。
表3
4.4电阻性能－实例11至12(在硅上旋涂的存储器结构)
实例11至12(在硅上旋涂)的电阻性能已经证明了，随着CeO2层/掺杂In的CeO2层的对的个数增加，电阻状态的个数增加。
具体而言，对于使用金电极的CeO2层/掺杂In的CeO2层的对，证明了电阻状态的增加。具体而言，对于使用安装在硅(Si)衬底上的金(Au)电极的CeO2层/掺杂In的CeO2层的对，证明了电阻状态的增加。
表4示出在实例11至12中测试的CeO2层和掺杂In的CeO2层的对的个数和电阻状态的个数。
表4
4.5电阻性能总结－实例4至12
存储器结构的变化改变了氧空位，这导致电阻状态的个数的增加或减少。
不同的具有掺杂剂的层可以具有更高或更低含量的可以用作电荷陷阱的氧空位。通过施加所需的特定电场，存储器件的电阻可以变成所期望的电阻状态。
从表1、表2、表3和表4可以看到CeO2层和掺杂In的CeO2层的对的个数、以及对应于在硅上滴涂的方法、在硅上喷墨的方法、在玻璃上旋涂的方法和在硅上旋涂的方法的电阻状态的个数。如在表1至4中看到的，当如上所示成对添加掺杂层和未掺杂层时，增加掺杂In的CeO2层有助于增加中间电阻状态的个数，由此可以实现多级存储器结构。
本领域技术人员会理解，各种因素例如衬底材料、层厚度和电极材料会影响存储器结构的电阻性能。然而，如以上实例所示，交替层的对的个数的增加会导致特定存储器件中的电阻状态的个数增加。
在每一个实例4至12中，从0伏开始向样本施加逐步增加的正电压。在施加最大电压之后，降低电压直到达到OFF状态。通过从0伏开始向样品施加逐步增加的负电压，可以获得更多的稳定电阻状态。因此，可以通过使用负电势来增加存储器结构的电阻状态的个数。
5应用
存储器结构的优选应用是利用多个电阻状态来存储一个或多个二进制数据位(即，多个二进制数字)的存储器件和/或其部件。
例如，存储器结构的一个实施例可以用于制造包括多个存储器单元的存储器件，每个单元具有多个电阻状态，每个单元根据电阻状态的个数能够存储多个二进制数据位。
多级存储器件需要具有多于两个电阻状态的存储器结构。含有两种以上电阻状态的存储器结构被认为是多级的且增加了存储器的存储潜力。实例8展示了具有6个电阻状态的硅上的多级存储器结构，其可以存储多个二进制数据位。实例10展示了具有4个电阻状态的玻璃上的多级存储器结构，其可以存储多个二进制数据位。
可以以受控的方式设计CeO2层和掺杂In的CeO2层的对的个数，以根据想要的应用的要求来增加或减少电阻状态的个数。
就制造本发明的金属氧化物层而言，主要使用各种技术，例如物理沉积方法和化学沉积方法。这些制造工艺通常在高温和真空条件下运行，这可能会把金属氧化物薄膜的制造限制到硅衬底，导致投资成本升高。
然而，除了传统的制造方法如物理和化学沉积方法以外，本发明的金属氧化物存储器结构也可以通过溶液处理技术来制造。它们的例子包括旋涂、喷涂和印刷。这使得存储器结构能够在室温下制作到包括硅、塑料、玻璃和其它合适衬底在内的各种衬底上，可以增加灵活性并降低制造成本。
存储器结构可以堆叠在彼此的上部以制成堆叠式存储器件。这可以在不增加衬底面积的情况下增加存储器器件的密度。堆叠式存储器件可以以包括但不限于横交叉结构的各种配置来布置。堆叠式存储器件可以通过如上所述的物理沉积方法、化学沉积方法和溶液处理技术来制造。
从前述并参照各附图，本领域技术人员会理解，在不脱离本说明书的精神和范围的情况下，还可以对存储器结构及其各部件进行某些修改。尽管在本说明书中已经示出并描述了存储器结构的若干实施例，但是并非试图使本说明书受限于此，因为本说明书的范围应该像本领域能够允许的那样宽，而且应该以同样的方式来阅读说明书。因此，本说明书不应该被解释为限制，而仅仅是作为特定实施例的例证。在本发明的精神和范围内本领域的技术人员会很容易想到其它修改。
6存储器件
在此参考图1A描述的是用于存储器件的结构100的侧面轮廓图。如图1A所示，结构100包括多个元件102。每一个元件102由金属氧化物材料，具体地，由氧化铈制成。每一个元件102也都以纳米粒子的形式存在。通常，元件102具有约10纳米的宽度，但是在结构100的不同替代实施例中宽度可以不同。位于每一个元件102的上部和下部的是上电极104和下电极106。结构100的上电极104由氮化钛制成，但是可以想到，在结构100的不同替代实施例中，上电极104可以由其它合适的材料制成。关于下电极106，该电极106可以由包括但不限于铂、铱、金或其任何组合的多种不同的材料制成。上电极104的厚度约为70纳米，下电极的厚度约为60纳米。然而，在结构100的不同替代实施例中，上电极104的厚度和下电极106的厚度可以改成其它合适的厚度。
像典型的半导体一样，结构100还包括衬底层108，在该实施例中，衬底层108由硅基材料制成以形成硅晶片。然而，在结构100的不同替代实施例中，衬底层108可以由其它合适的材料制成。衬底层108可以是适合于想要目的的任何厚度。
现在参考图A2，其示出结构200的另一侧视图。为了增加结构200的数据存储容量，元件202彼此堆叠，每一个被堆叠的元件202如前所述具有其各自的上电极204和下电极206。堆叠在另一个元件202的上部的元件202将被另一种材料210隔开，材料210设置在被堆叠的元件202的相应下电极206和上电极204之间。设置在上电极204和下电极206之间的材料210是任何合适的材料，其将确保上电极204和下电极206的电气性能的完整性不会因元件202的彼此堆叠而受到损害。
现在参考图A3，其示出结构300的实施例的俯视图。由于图A3示出结构300的俯视图，仅上电极104被示出。然而，图A3中示出结构300的特别重要的方面，所有元件302(及其相关联的上电极304和下电极306)被布置成形成元件的三维阵列。每一个元件302的阵列对于邻接元件302以均匀和一致的方式(距离)隔开。
如前所述，该所描述的实施例的结构100特别适用于固态存储器件。因此，以下详细说明结构100如何应用于固态存储器件。不希望受到理论的限制，本发明人假设，当电势(电动势)施加到上电极104和下电极106时，来自上电极104的离子进入元件102中并在上电极104和下电极106之间形成纳米级细丝。当上电极104和下电极106之间存在细丝时，电极104和106之间的电阻相对较低。为了去除上电极104和下电极106之间的细丝，使电流反转，导致形成细丝的离子退回到上电极104。一旦离子已经退回到上电极104，细丝就被除去，在上电极104和下电极106之间存在高电阻。正是这种改变上电极104和下电极106之间的电阻的能力，使得结构100能够用作固态存储器件。1和0形式的二进制数据可以由上电极104和下电极106之间的高阻态和低阻态来表示。
图4的流程图400中示出用于制造结构100的方法的一个实施例中涉及的各个步骤。第一步骤402涉及生成多个元件102。接下来的步骤404涉及允许元件102自己对齐。在这两个步骤402和404之后，该方法包括将一些元件102放在另一些元件的上部，从而形成元件102的堆叠体的步骤406。该方法涉及使元件102与硅晶片108相关联的最终步骤408。
虽然在流程图400中未示出，但是其中所示的步骤402至408都包括子步骤。例如，允许元件102自己对齐的步骤404包括几个子步骤。涉及允许元件102自对齐的子步骤之一涉及利用范德华力促进元件102的对齐。元件102的这种自对齐使得在对齐时，元件102形成如前所述的元件102的三维阵列。
从前述并参照各附图，本领域技术人员会理解，在不脱离本说明书的精神和范围的情况下，还可以对图A1至图A4的结构100及其各部件进行某些修改。尽管在本说明书中已经示出并描述了结构100的若干实施例，但是并非试图使本说明书受限于此，因为本说明书的范围应该像本领域能够允许的那样宽，而且应该以同样的方式来阅读说明书。因此，本说明书不应该被解释为限制，而仅仅是作为特定实施例的例证。在本发明的精神和范围内本领域的技术人员会很容易想到其它修改。
下面描述的是一些条目：
1.一种用于存储器件所述的结构，该结构包括多个分离元件，其中，每一个所述分离元件具有可以响应于施加到其上的电动势而改变的电阻状态。
2.根据条目1所述的结构，其中，所述元件中的至少第一元件位于所述元件中的至少另一个元件上，从而形成元件的堆叠体。
3.根据条目2所述的结构，其中，所述元件的堆叠体与所述元件的另一堆叠体邻接，从而形成所述元件的三维阵列。
4.根据条目1至3中任一项所述的结构，其中，在结构的实施例中，每一个所述元件都由金属氧化物物质制成。
5.根据条目4所述的结构，其中，所述金属氧化物物质包含氧化铈物质。
6.根据条目1至5中任一项所述的结构，其中，每一个所述元件以纳米粒子的形式存在。
7.根据条目1至6中任一项所述的结构，其中，所述元件与硅晶片相关联。
8.一种用于制造用于存储器件的结构的方法，该方法包括以下步骤：
形成多个分离元件，其中，每一个所述分离元件具有可以响应于施加到其上的电动势而改变的电阻状态；以及
允许所述分离元件中的至少一个相对于所述分离元件中的另一个对齐。
9.根据条目第8项所述的方法，其中，允许所述分离元件中的至少一个相对于所述分离元件中的另一个对齐的步骤包括：允许利用范德华力促进所述分离元件中的至少一个相对于所述分离元件中的另一个对齐。
10.根据条目7或9所述的方法，其中，允许所述分离元件中的至少一个相对于所述分离元件中的另一个对齐的步骤为，在允许所述分离元件中的至少一个相对于所述分离元件中的另一个对齐之后，所述分离元件形成所述元件的三维阵列。
11.根据条目7至10中任一项所述的方法，还包括以下步骤：将所述元件中的至少第一元件定位在所述元件中的至少另一个上，从而形成所述元件的堆叠体。
12.根据项7至11中任一项所述的方法，其中，每一个所述元件由金属氧化物物质制成。
13.根据条目12所述的方法，其中，所述金属氧化物物质包含氧化铈物质。
14.根据条目7至13中任一项所述的方法，其中，每一个所述元件都以纳米粒子的形式存在。
15.根据条目7至14中任一项所述的方法，还包括将所述元件与硅晶片相关联的步骤。
- 还没有人留言评论。精彩留言会获得点赞！