一种新型9TSRAM单元电路系统的制作方法

本发明属于电路技术领域，尤其涉及一种新型9tsram单元电路系统。

背景技术：

随机静态存储器（sram）是soc系统中非常重要的一部分，传统的6管单元由于读写操作的可靠性问题决定了其最低工作电压很难跟随着制造工艺的前进而继续缩减下去。

传统的6tsram存储单元：mp1、mn1与mp2、mn2两个反相器组成锁存器，外部写入的数据存储在q或qb，mn3、mn4为开关管，wl为字线，bl、blb为位线。写操作时：如果对q（原状态为“1”）写入“0”，首先位线bl与blb预充电至“1”，然后根据要写入的数据类型将bl与blb分别被置为“0”与“1”；再将字线wl置为“1”，使得mn3、mn4两个开关管导通；q端从“1”变“0”，qb从“0”变为“1”，写操作结束。读操作时（假设q端存“0”）：首先bl、blb被预充电到“1”；字线wl拉高为“1”，mn3、mn4两个开关管导通，blb保持“1”态，bl慢慢被拉低至“0”，灵敏放大器将bl、blb之间电压差放大并将存储单元的“0”态读出。

由于器件尺寸不断缩小与器件工作电压的不断降低，使得传统的6tsram单元在稳定性上面临更大的挑战。随着工作电压的降低，由于传输管mn3与mn4的驱动力的降低以及mp1、mn1（或者mp2、mn2）组成的反相器的电压翻转点的降低，使得传统的6tsram存储单元的写入数据的能力严重下降；而vdd的下降，静态噪声容限（snm）也会下降。

综上所述，现有技术存在的问题是：

传统的6tsram存储单元在工作电压较高的情况下稳定性与面积成本都能兼顾得到，但是，由于降低功耗的要求驱使，随着最低工作电压逐步减小（当vdd降至0.6v以下），存储单元难以被写入数据或写入数据失败，而且随着vdd的下降，静态噪声容限也跟着下降，存储单元的稳定性在低电压条件下受到威胁。

技术实现要素：

针对现有技术存在的问题，本发明提供了一种新型9tsram单元电路系统。

本发明是这样实现的，一种新型9tsram单元电路系统，采用读数据的字线、写数据的字线各自分开，以及读数据的位线、写数据的位线各自分开的电路架构，并且在第二个反相器的输出端与第一个反相器的输入端之间插入一个传输门用来控制写入数据动作。

进一步，所述新型9tsram单元电路系统包括：

一个传输门pg，左端接mns的源极（或漏极，q端）与iv1的输入端，右端接iv2的输出端（q~端）。用于接收来自控制写入数据的字线信号wwl/wwlb，当需要写入数据时，wwl=1，wwlb=0，pg关闭，当wwl=0，wwlb=1时，pg导通，数据锁存住；

两个反相器iv1与iv2，其中iv1是由mp1与mn1组成的反相器,输入端接q，输出端接iv2的输入端与mn3的栅极；其中iv2是由mp2与mn2组成的反相器，其输入端接q~，输出端接传输们pg。iv1与iv2用来锁存数据；

两个串联的nmos管mn3与mn4，其中mn3的栅极接q~，源极接地，漏极接mn4的源极；mn4栅极接rwl，源极接rbl（rbl接灵敏放大器）。mn3与mn4用于读取数据；

一个nmos管，其漏极接wbl，源极接q。用于接收来自控制写入数据的字线信号wwl/wwlb，当需要写入数据时，wwl=1，mos管导通，这时将wbl的数据写入q端。

进一步，所述两个反相器包括：mp1/mn1组成的反相器inv1，用来锁存数据；

mp2/mn2组成的反相器inv2，用来锁存数据。

进一步，两个串联的nmos管包括：

mn3：用于读取数据，栅极连接qb，如果qb为“1”mn3导通，如果qb为“0”，mn3关断；

mn4：用于读取数据，栅极连接读数据字线rwl，读取数据时，rwl=1，mn3导通，读取数据位线rbl将存储单元存储的信息送至灵敏放大器。

进一步，所述mos管为mns或mps；用于接收来自控制写入数据的字线信号wwl/wwlb，当需要写入数据时，wwl=1，mns导通，这时将wbl的数据写入q端。

本发明的优点及积极效果为：

本发明在电源电压较低（0.5v）的条件下实现正确的数据写入，减少了读取数据时对所存储数据的干扰，提升了存储单元的静态噪声容限10%以上。

附图说明

图1是本发明实施例提供的新型9tsram单元电路系统示意图。

图2是本发明实施例提供的新型9tsram单元电路系统第二示意图。

图3是本发明实施例提供的第三示意图。

图4是本发明实施例提供的第四示意图。

图5是本发明实施例提供的存储单元写操作波形图。

图6是本发明实施例提供的存储单元读操作波形图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提供的新型9tsram单元电路系统采用采用读数据的字线、写数据的字线各自分开，以及读数据的位线、写数据的位线各自分开的电路架构，并且在第二个反相器的输出端与第一个反相器的输入端之间插入一个传输门用来控制写入数据动作。

下面结合附图及具体实施例对本发明的应用原理作进一步描述。

如图1至图4所示，本发明实施例提供的新型9tsram单元电路系统，

包含一个传输门（pg）、两个反相器（mp1/mn1组成inv1与mp2/mn2组成inv2）、两个串联的nmos管（mn3与mn4）以及一个mos管（mns或mps）。

下面结合工作原理对本发明的应用原理作进一步描述。

本发明实施例提供的新型9tsram单元电路系统的mos管的mns：接收来自控制写入数据的字线信号wwl/wwlb，当需要写入数据时，wwl=1，mns导通，这时将wbl的数据写入q端；

pg：接收来自控制写入数据的字线信号wwl/wwlb，当需要写入数据时，wwl=1，wwlb=0，pg关闭，当wwl=0，wwlb=1时，pg导通，数据锁存住；

inv1、inv2：由mp1与mn1组成的反相器inv1，由mp2与mn2组成反相器inv2，用来锁存数据；

mn3：用于读取数据，栅极连接qb，如果qb为“1”mn3导通，如果qb为“0”，mn3关断；

mn4：用于读取数据，栅极连接读数据字线rwl，读取数据时，rwl=1，mn3导通，读取数据位线rbl将存储单元存储的信息送至灵敏放大器。

下面结合基本读写操作方法对本发明作进一步描述。

写操作：如图5所示，显示数据写入（假设q端从“1”变为“0”）的波形图，写数据位线先预冲至高电平，如果从q端写“0”（原存“1”）进入存储单元，wbl被外部输入电路置为“0”；写数据字线wwl选中拉为高电平（wwlb=“0”），mns导通，数据写入存储单元，pg此时不导通，q’不会与q发生竞争(q’原有的状态不影响当前q的状态)，q端更容易被写入。当写入结束后，wwl=0，wwlb=1，pg导通使inv1与inv2互锁。由于数据写入时q’不会与q发生竞争，即使vdd电压下降，外部数据也可以成功写入。

下面结合读操作对本发明作进一步描述。

如图6所示，读数据时，wwl为“0”，rbl首先被预冲至“1”，如果存储单元所存状态为“0”，那么qb=1当读取数据字线rwl拉高后，mn3与mn4处于导通状态，rbl被拉低，这时数据输出端读到的数据为“0”；如果存储单元所存状态为“1”，那么qb=0当读取数据字线rwl拉高后，mn3不导通，mn4处于导通状态，rbl保持为高电平状态，这时数据输出端读到的数据为“1”。

本发明中，由于采用读、写数据的字线不共用以及读、写数据的位线也各自分开的方法，不像传统6t单元那样读数据时对存储数据的干扰，具有更大的噪声容限。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。