技术特征：
技术总结
一种亚阈值SRAM存储单元电路，属于集成电路技术领域。本发明的电路中第一PMOS管P1、第一NMOS管N1和第三NMOS管N3构成第一反相器，第二PMOS管P2、第二NMOS管N2和第四NMOS管N4构成第二反相器，用于存储相反的数据，即存储点Q和存储点QB的数据；第七NMOS管N7和第八NMOS管N8用于控制读操作，第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8用于控制写操作；本发明的电路结合其读写结构，能够有效的提高读写噪声容限，达到了传统6T SRAM存储单元的读噪声容限的1.7倍，写噪声容限的1.41倍，可以工作在亚阈值区，降低了功耗。
技术研发人员：贺雅娟;张九柏;何进;张子骥;衣溪琳;张波
受保护的技术使用者：电子科技大学
技术研发日：2017.06.13
技术公布日：2017.10.10