高稳定性电子自旋存储器的制造方法
【技术领域】
[0001]本发明的实施例涉及半导体器件的领域，并且具体而言，涉及高度稳定的电子自旋存储器。
【背景技术】
[0002]诸如自旋移矩存储器(STTM)等的一些磁存储器利用磁隧道结(MTJ)来切换并检测存储器的磁性状态。图1包括自旋移矩随机存取存储器(STTRAM)，其为STTM的一种形式。图1包括由铁磁(FM)层125、127和隧穿势皇126 (例如，氧化镁(MgO))构成的MTJ。MTJ将位线(BL) 105耦合至选择开关120 (例如，晶体管)、字线(WL) 110、和感测线(SL) 115。通过对FM层125、127的不同的相对磁化的电阻(例如，隧穿磁电阻(TMR))的变化进行评估来“读取”存储器100。
[0003]更具体地，MTJ电阻由层125、127的相对磁化方向来确定。当两层之间的磁化方向为反向平行时，MTJ处于高电阻状态。当两层之间的磁化方向为平行时，MTJ处于低电阻状态。层127为“参考层”或“固定层”，因为其磁化方向是固定的。层125为“自由层”，因为其磁化方向是经由通过由参考层极化的驱动电流来改变的(例如，施加到层127的正电压使层125的磁化方向旋转至与层127相反的方向，并且施加到层127的负电压使层125的磁化方向旋转至与层127相同的方向)。
【附图说明】
[0004]根据所附权利要求、一个或多个示例性实施例的以下【具体实施方式】、以及相对应的附图，本发明的实施例的特征和优点将变得显而易见，附图中:
[0005]图1描绘了常规磁存储器单元。
[0006]图2-3描绘了常规MTJ。
[0007]图4包括本发明的实施例中的MTJ部分。
[0008]图5说明了本发明的实施例的稳定性如何增长。
[0009]图6包括本发明的实施例中的MTJ部分。
[0010]图7包括本发明的实施例中的具有多层堆叠体的MTJ。
[0011]图8包括本发明的实施例中的存储器单元。
[0012]图9描绘了用于本发明的实施例的系统。
[0013]图10描绘了本发明的实施例中的形成存储器的方法。
【具体实施方式】
[0014]现在将参照附图，其中类似的结构可以设有类似的后缀附图标记。为了更清楚的示出各实施例的结构，本文中所包括的附图是集成电路结构的图示表示。因此，所制造的集成电路结构的实际外观(例如在显微照片中)可以看起来不同，然而仍然包含了所示出的实施例的所要求保护的结构。此外，附图可以仅示出对理解所示出的实施例有用的结构。可能不包括本领域已知的附加结构，以保持附图的清楚性。“实施例”、“各种实施例”等指示所描述的(多个)实施例可以包括特定特征、结构或特性，但是并非每个实施例都必需包括特定特征、结构或特性。一些实施例可以具有针对其它实施例所描述的特征中的一些或全部或者无此特征。“第一”、“第二”、“第三”等描述共同的对象并且指示相似对象的不同实例被提及。这种形容词不暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。“连接”可以指示元件彼此直接物理或电接触，并且“耦合”可以指示元件彼此协作或相互作用，但是它们可以或可以不直接物理或电接触。同样，虽然相似或相同的数字可以用于表示不同图片中的相同或相似的部分，但是这样做并不表示包括相似或相同数字的所有图片组成单个或相同实施例。
[0015]上述STTRAM仅为“超CMOS”技术(或“非基于CMOS的”技术)的一个示例，所述示例涉及并非全部用互补金属氧化物半导体(CMOS)技术来实施的器件和工艺。超CMOS技术可以依靠自旋极化(其与基本粒子的自旋或本征角动量与给定方向对齐的程度有关)，并且更普遍地可以依靠自旋(与电子的本征自旋、其相关联的磁矩、以及电子的基本电荷有关的电子的分支)。电子自旋器件可以与TMR有关，TMR使用穿过薄绝缘体的电子的量子力学穿隧效应来使铁磁层分开，并且电子自旋器件还可以与STT有关，其中自旋极化电子的电流可以用于控制铁磁电极的磁化方向。
[0016]例如，超CMOS器件包括在存储器(例如，3端子STTRAM)中实施的电子自旋器件、自旋逻辑器件(例如，逻辑门)、隧道场效应晶体管(TFET)、碰撞电离MOSaMOS)器件、纳米机电开关(NEMS)、负共栅极FET、共振隧穿二极管(RTD)、单电子晶体管(SET)、自旋FET、纳米磁体逻辑单元(NML)、畴壁逻辑单元、畴壁存储器等等。
[0017]尤其是对于STTM，STTM的一种形式包括垂直STTM(pSTTM)。其中，传统的MTJ或非垂直的MTJ产生“平面内”磁化(利用其来设定“高”和“低”存储器状态)，垂直MTJ (pMTJ)产生“平面外”磁化。这减小了在高、低存储器状态之间进行切换所需的切换电流。这还允许更佳的缩放(例如，较小尺寸的存储器单元)。例如，通过使自由层变薄来将传统的MTJ转换为PMTJ，由此使隧道势皇/自由层界面在磁场影响中更占优势(并且所述界面促进了各向异性的平面外磁化)。在图2中(以及本文中包括的其它图)，界面用粗虚线和&来突出显示，图2解决了界面处的各向异性能量。图2包括这种系统，其具有与MgO隧道势皇226通过界面来连接的CoFeB自由层225，Mg0隧道势皇226还耦合至CoFeB固定层227和钽(Ta)接触部214(其可以耦合至选择开关，例如图1的晶体管120)、216(其可以通过一个或多个通孔而耦合至位线，例如图1的位线105)。
[0018]图3描绘了 MTJ，其中，第二氧化的MgO界面320接触CoFeB自由层325 (其进一步耦合至形成在CoFeB固定层327上的隧道势皇MgO 326)。这样做可以增加存储器的稳定性，存储器的稳定性是诸如图2的器件等的器件的问题。因此，图3在两个自由层界面(即，层320、326)处都包括MgO。然而，在CoFeB自由层325的顶部上引入MgO层320大幅增加了总电阻(与图2中的仅具有一个氧化物层与自由层的界面相比)，由于电阻-面积(RA)乘积和TMR恶化，这使设计对于缩放的器件(例如，22nm)而言是不切实际的。换言之，如果MgO层326对常规MTJ中的电阻和电压下降负主要责任，那么与层326串联地添加另一个MgO层增加了 RA乘积，由此抬尚与入电压、减小电池寿命等等。
[0019]RA乘积指的是与电阻率不同的测量值。电阻率以ohn-cm为单位，而RA乘积=p TMg0/A*A TMg。，以ohn-ym2为单位(p表示材料电阻率，A表示点面积，并且TMg。表示MgO厚度)。尽管电阻率表示“固有电阻”并且与材料层的厚度无关，但是RA乘积与材料的厚度成正比。(关于“厚度”，本文中出于讨论的目的，层320 “水平”设置并且具有垂直取向的厚度。层320的长度和宽度为“平面内”，并且高度或厚度为“平面外”。)
[0020]因此，回到图3，较高的RA乘积增大了 STTM电阻。尽管这并不一定增大了写入电流，但是较高的RA乘积确实增大了写入电压(写入电压=Jc*RA乘积)(Jc指的是用于写入位的临界切换电流密度)。而且，较大的STTM电阻使由选择晶体管(例如，图1的M0S晶体管120)提供的电流下降，因为栅极-源极电压由于STTM电阻两端的较大的IR下降而较小。
[0021]然而，图4与图3不同，并且图4包括本发明实施例中的MTJ部分，所述MTJ部分具有包括氧化钽(TaO)界面420的氧化层。这增大了器件的稳定性而并未使RA乘积增大太多。层420接触Co2QFe6QB2。自由层425，自由层425进一步耦合至MgO层426、衬底(层414)、以及未必示出的其它层。(图4中的堆叠体用于生成图5的EHE数据，这将在下文中讨论。堆叠体中不包括固定层以更好地关注在自由层上添加第二氧化物的EHE效应。固定层的存在不会有助于生成图5的数据。)“第二氧化物膜”420 (即，除构成“第一氧化物膜”的隧道势皇之外的第二氧化物膜)增强了自由层425的热稳定性(强度)，由此降低了有故障的高/低或低/高存储器状态转换的可能性。CoFeB自由膜425还可以包括氧化物层420的插入，自由膜425可能已经被减薄以进一步提升pSTTM的各向异性磁性质。
[0022]例如，层425主要位于水平面中，并且自由层425具有小于2nm的与平面正交(垂直维度)的厚度，而氧化物层426具有小于3nm的厚度(并且大于自由层425的厚度)。在实施例中，层426可以包括约lnm的厚度，具有约10ohm_ μ m2的RA乘积。在其它实施例中，层426的厚度可以更厚或更薄(并且因此RA乘积也可以在lOohm-μπι2左右变化)。一些实施例可以包括2-3nm厚的层426。自由层425的厚度可以在l_2nm左右，但是其它实施例并不限于此。层420可以相应地变化以获得远小于层426的RA乘积的RA乘积(例如，因此串联电阻增加是可以忽略的或很小)。例如，对于层426 (例如，MgO)，实施例可以包括lOo