解码方法、存储器控制电路单元及存储器存储装置的制造方法
【技术领域】
[0001] 本发明是有关于一种解码方法，且特别是有关于一种用于可复写式非易失性存储 器模块的解码方法、存储器控制电路单元及存储器存储装置。
【背景技术】
[0002] 数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存 储媒体的需求也急速增加。由于可复写式非易失性存储器模块（例如，快闪存储器）具有 数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的 各种可携式多媒体装置中。
[0003] -般来说，写入至可复写式非易失性存储器模块的数据都会根据一个纠错码来编 码。从可复写式非易失性存储器模块中所读取的数据也会经过对应的解码程序。然而，纠 错码的更正能力有其上限，并且可复写式非易失性存储器模块中数据发生错误的机率会随 着使用寿命一起改变。因此，如何增加解码的更正能力与正确性，为此领域技术人员所关心 的问题。
【发明内容】
[0004] 本发明提供一种解码方法、存储器控制电路单元及存储器存储装置，其可有效地 提高解码的更正能力。
[0005] 本发明的一范例实施例提供一种用于可复写式非易失性存储器模块的解码方法， 所述可复写式非易失性存储器模块包括多个存储单元，本解码方法包括：发送读取指令序 列，其中所述读取指令序列用以读取多个存储单元以取得多个位；获得多个可靠度信息，其 中每一可靠度信息对应于所述位的其中之一；计算所述可靠度信息中符合查验条件的多个 可靠度信息的总和；将所述总和加上平衡信息以获得对应于所述位中的第一位与第一校验 子的权重；判断所述位是否具有至少一错误；以及若所述位具有至少一错误，根据所述权 重执行迭代解码程序。
[0006] 在本发明的一范例实施例中，上述判断此些位是否具有至少一错误的步骤包括： 对所述位执行奇偶检验程序以取得包含第一校验子的多个校验子，其中每一所述位是对 应至所述校验子的至少其中之一；以及根据所述校验子判断所述位是否具有至少一错 误。所述奇偶检验程序是根据奇偶检验矩阵所执行，并且所述奇偶检验矩阵包括多个限制 (constraint),上述计算所述可靠度信息中符合查验条件的所述可靠度信息的总和的步骤 包括：根据所述限制中对应于所述第一校验子的第一限制，从所述可靠度信息中决定符合 所述查验条件的所述可靠度信息。
[0007] 在本发明的一范例实施例中，上述第一限制包括多个元素，而根据所述第一限制 从所述可靠度信息中决定符合所述查验条件的所述可靠度信息的步骤包括：根据所述元素 中值是" 1"的多个元素，从所述可靠度信息中决定符合所述查验条件的所述可靠度信息。
[0008] 在本发明的一范例实施例中，上述将所述总和加上所述平衡信息以获得对应于所 述第一位与所述第一校验子的所述权重的步骤包括：将所述总和加上所述平衡信息以获得 第一评估信息；以及将所述第一评估信息除以第二评估信息以获得对应于所述第一位与所 述第一校验子的所述权重，其中所述第二评估信息是所述可靠度信息中对应于所述第一位 的可靠度信息。
[0009] 在本发明的一范例实施例中，上述解码方法，还包括：从符合所述查验条件的所述 可靠度信息中选择对应于所述位中的第二位的可靠度信息，其中所述第二位相异于所述第 一位；并且将对应于所述第二位的所述可靠度信息乘上调整因子以获得所述平衡信息。
[0010] 本发明的一范例实施例提出一种用于控制可复写式非易失性存储器模块的存储 器控制电路单元，其中可复写式非易失性存储器模块包括多个存储单元。此存储器控制电 路单元包括主机接口、存储器接口、存储器管理电路以及差错校验电路。主机接口用以电性 连接至主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块。存储器管理 电路电性连接至主机接口与存储器接口，其中存储器管理电路用以发送读取指令序列，并 且所述读取指令序列用以读取所述存储单元，以取得多个位。差错校验电路电性连接至所 述存储器管理电路并且用以获得多个可靠度信息，其中每一可靠度信息对应于所述位的其 中之一。在此，差错校验电路还用以计算所述可靠度信息中符合查验条件的多个可靠度信 息的总和，并且将所述总和加上平衡信息以获得对应于所述位中的第一位与第一校验子的 权重。此外，差错校验电路还用以判断所述位是否具有至少一错误，若所述位具有至少一错 误，差错校验电路还用以根据所述权重执行迭代解码程序。
[0011] 在本发明的一范例实施例中，上述差错校验电路判断所述位是否具有至少一错误 的操作包括：差错校验电路对所述位执行奇偶检验程序以取得包含所述第一校验子的多个 校验子，其中每一所述位是对应至所述校验子的至少其中之一，以及根据所述校验子判断 所述位是否具有至少一错误。所述奇偶检验程序是根据奇偶检验矩阵所执行，并且所述奇 偶检验矩阵包括多个限制。上述差错校验电路计算所述可靠度信息中符合所述查验条件的 所述可靠度信息的总和的操作包括：差错校验电路根据所述限制中对应于所述第一校验子 的第一限制，从所述可靠度信息中决定符合所述查验条件的可靠度信息。
[0012] 在本发明的一范例实施例中，上述第一限制包括多个元素，而差错校验电路根据 所述第一限制从所述可靠度信息中决定符合所述查验条件的可靠度信息的操作包括：差错 校验电路根据所述元素中值是"1"的多个元素，从所述可靠度信息中决定符合所述查验条 件的可靠度信息。
[0013] 在本发明的一范例实施例中，上述差错校验电路将所述总和加上所述平衡信息以 获得对应于所述第一位与所述第一校验子的权重的操作包括：差错校验电路将所述总和加 上所述平衡信息以获得第一评估信息，以及将所述第一评估信息除以第二评估信息以获得 对应于所述第一位与所述第一校验子的权重，其中所述第二评估信息是所述可靠度信息中 对应于所述第一位的可靠度信息。
[0014] 在本发明的一范例实施例中，上述差错校验电路还用以从符合所述查验条件的所 述可靠度信息中选择对应于所述位中的第二位的可靠度信息，其中所述第二位相异于所述 第一位，并且差错校验电路还用以将对应于所述第二位的所述可靠度信息乘上调整因子以 获得所述平衡信息。
[0015] 本发明的一范例实施例提出一种存储器存储装置，其包括连接接口单元、可复写 式非易失性存储器模块与存储器控制电路单元。可复写式非易失性存储器模块包括多个存 储单元。连接接口单元用以电性连接至主机系统。存储器控制电路单元电性连接至连接接 口单元与可复写式非易失性存储器模块，并且用以发送读取指令序列，其中所述读取指令 序列用以读取所述存储单元，以取得多个位。在此，存储器控制电路单元还用以获得多个可 靠度信息，其中每一可靠度信息对应于所述位的其中之一。此外，存储器控制电路单元还用 以计算所述可靠度信息中符合查验条件的多个可靠度信息的总和，并且将所述总和加上平 衡信息以获得对应于所述位中的第一位与第一校验子的权重。存储器控制电路单元还用以 判断所述位是否具有至少一错误，并且若所述位具有至少一错误，存储器控制电路单元还 用以根据所述权重执行迭代解码程序。
[0016] 在本发明的一范例实施例中，上述存储器控制电路单元判断所述位是否具有至少 一错误的操作包括：存储器控制电路单元对所述位执行奇偶检验程序以取得包含所述第一 校验子的多个校验子，其中每一所述位是对应至所述校验子的至少其中之一；以及存储器 控制电路单元根据所述校验子判断所述位是否具有至少一错误。所述奇偶检验程序是根据 奇偶检验矩阵所执行，并且所述奇偶检验矩阵包括多个限制。上述存储器控制电路单元计 算所述可靠度信息中符合所述查验条件的所述可靠度信息的总和的操作包括：存储器控制 电路单元根据所述限制中对应于所述第一校验子的第一限制，从所述可靠度信息中决定符 合所述查验条件的可靠度信息。
[0017] 在本发明的一范例实施例中，上述第一限制包括多个元素，而存储器控制电路单 元根据所述第一限制从所述可靠度信息中决定符合所述查验条件的所述可靠度信息的操 作包括：存储器控制电路单元根据所述元素中值是"1"的多个元素，从所述可靠度信息中 决定符合所述查验条件的可靠度信息。
[0018] 在本发明的一范例实施例中，上述存储器控制电路单元将所述总和加上所述平衡 信息以获得对应于所述第一位与所述第一校验子的权重的操作包括：存储器控制电路单元 将所述总和加上所述平衡信息以获得第一评估信息；以及存储器控制电路单元将所述第一 评估信息除以一第二评估信息以获得对应于所述第一位与所述第一校验子的权重，其中所 述第二评估信息是所述可靠度信息中对应于所述第一位的可靠度信息。
[0019] 在本发明的一范例实施例中，上述存储器控制电路单元还用以从符合所述查验条 件的所述可靠度信息中选择对应于所述位中的第二位的可靠度信息，其中所述第二位相异 于所述第一位。存储器控制电路单元还用以将对应于所述第二位的所述可靠度信息乘上调 整因子以获得所述平衡信息。
[0020] 在本发明的一范例实施例中，上述对应于所述第二位的所述可靠度信息的值是符 合所述查验条件的所述可靠度信息的值中最小的。
[0021 ] 在本发明的一范例实施例中，上述对应于所述第二位的所述可靠度信息的值在符 合所述查验条件的所述可靠度信息中仅大于所述第一位所对应的可靠度信息的值。
[0022] 在本发明的一范例实施例中，上述平衡信息的值是正相关（positive correlation)于所述第一校验子在奇偶检验矩阵中所对应的第一限制的列权重。
[0023] 基于上述，当从可复写式非易失性存储器模块中读取的位存在错误时，本发明的 一范例实施例可以根据对应于各个位的权重值计算校验权重信息，并由此决定要更新哪些 位。特别是，本发明范例实施例提出的解码方法、存储器控制电路单元与存储器存储装置是 在每一限制中根据对应于每一个位的整体的可靠度信息、非对应于目前所计算的位的可靠 度信息中的最小值以及对应于目前所计算的位的可靠度信息来计算出每一位的权重值。基 此，可有效地增加解码的更正能力。
[0024] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。
【附图说明】
[0025] 图1是根据本发明的一范例实施例所示出的主机系统与存储器存储装置的范例 不意图；
[0026] 图2是根据本发明的一范例实施例所示出的电脑、输入/输出装置与存储器存储 装置的范例示意图；
[0027] 图3是根据本发明的一范例实施例所示出的主机系统与存储器存储装置的范例 不意图；
[0028] 图4是示出图1所示的存储器存储装置的概要方块图；
[0029] 图5是根据本发明的一范例实施例所示出的可复写式非易失性存储器模块的概 要方块图；
[0030] 图6是根据本发明的一范例实施例所示出的存储单元阵列的范例示意图；
[0031] 图7是根据本发明的一范例实施例所示出的管理可复写式非易失