于第二位的可靠度信息乘上调整因 子Ct 1以获得对应于第一限制的平衡信息。藉此，可使得符合查验条件的可靠度信息的总 和与平衡信息的值相当，避免因平衡信息的值太小而使其被忽略。值得一提的是，在本范例 实施例中，调整因子（^为一大于"1"的整数或实数。然而，在另一范例实施例中，调整因 子Ct ni也可以是任意的实数，本发明不加以限制。此外，在另一范例实施例中，调整因子Cini 也可以为"1"。在本范例实施例中，假设调整因子（^为"11. 36"，则差错校验电路208可 获得第一评估信息为"5. 172"。此外，差错校验电路208会将对应于第一位（即，位V1)的 可靠度信息作为第二评估信息。也即，在此范例实施例中，第二评估信息为"0.6"。藉此，通 过将第一评估?目息除以第二评估?目息，差错校验电路208可以获得权重W lil为"8. 62"。或 者，在一范例实施例中，差错校验电路208可以通过以下方程式（6)来取得图12的权重矩 阵1200中的权重Wlil~W4i9。
[0158] 其中，
为根据对应于第m限制的符合查验条件的可靠度信息的总和，
为第一评估信息，IynI为第二评估信息，为对应于第二位的可靠度 信息，并且*7=为对应于第m限制的平衡信息。
[0159] 在一范例实施例中，对应于第m限制的平衡信息的值是正相关于第m限制的列权 重。例如，对应于第一限制的平衡信息的值是正相关于第一限制的列权重；对应于第二限制 的平衡?目息的值是正相关于第二限制的列权重，以此类推。举例而目，差错校验电路208会 根据第一限制中值是"1"的元素的个数来决定第一限制的列权重。例如，在图13的范例实 施例中，第一限制中有四个元素的值是"1"，因此差错校验电路208会决定第一限制的列权 重为"4"。以此类推，第二限制的列权重为"6"，第三限制的列权重为"6"，并且第四限制的 列权重为"4"。此外，在另一范例实施例中，对应于第m限制的平衡信息的值也可以是负相 关于或不相关于第m限制的列权重，本发明不加以限制。
[0160] 在一范例实施例中，差错校验电路208会将第m限制的列权重乘上一放大倍数来 获得对应于第m限制的调整因子Ci ni。例如，差错校验电路208会将第一限制的列权重乘上 一放大倍数来获得调整因子Ci1。例如，差错校验电路208可以计算可靠度信息向量1103 中所有的可靠度信息的一平均值（也称为第一平均值），并且根据奇偶检验矩阵900中的每 一限制，从对应的符合查验条件的可靠度信息中获得可靠度信息的最小值与次小值。例如， 差错校验电路208会得到对应于第一限制的可靠度信息的最小值与次小值分别为"0. 2"与 "0.6"，对应于第二限制的可靠度信息的最小值与次小值分别为"0.2"与"0.3"，对应于第 三限制的可靠度信息的最小值与次小值分别为"〇. 1"与"〇. 3"，以及对应于第四限制的可 靠度信息的最小值与次小值分别为"〇. 1"与"〇. 2"。之后，差错校验电路208会计算这些最 小值与这些次小值加总之后的一平均值（也称为第二平均值），并且将第一平均值除以第 二平均值以获得此放大倍数。在本范例实施例中，每一个第m限制的列权重所乘上的放大 倍数都是相同的。然而，在另一范例实施例中，每一个第m限制的列权重所乘上的放大倍数 也可以是不同的。此外，在另一范例实施例中，可靠度信息的最小值与次小值也可以是以任 意的规则来选择，本发明不加以限制。或者，在一范例实施例中，差错校验电路208也可以 通过以下方程序（7)来取得调整因子a "。
[0162] 其中，row_weight (m)即为奇偶检验矩阵900中第m限制的列权重，mean (I y I)为 上述第一平均值，以及mean(|ymin|)为上述第二平均值。例如，在本范例实施例中，第一平 均值是"〇· 71"（即，（0· 6+0. 8+0. 2+1. 3+1. 5+0. 3+1. 2+0. 4+0. 1)/9 = 0· 71)，第二平均值 是"0· 25"（即，（0· 2+0. 2+0. 1+0. 1+0. 6+0. 3+0. 3+0. 2)/9 = 0· 25)。因此，可获得调整因子 α 1 ~α4分别是 "11. 36"、" 17.04"、" 11. 36" 及 "17.04"。
[0163] 根据上述操作，差错校验电路208会分别取得图12的权重矩阵1200中的权重 Wl，1~W4, 9。例如，在本范例实施例中，在计算权重W2, 1时，第一位是位VI，并且第二位 是位V3。差错校验电路208会根据奇偶检验矩阵900中的第二限制，决定符合查验条件的 多个可靠度信息为"〇. 6"、"0. 2"、"1. 3"、"1. 5"、"0. 3"及"1. 2"并且其总和为"5. 1"。然 后，假设调整因子α 2是"17. 04"，差错校验电路208会获得第一评估信息为"8. 508"（即， 5. 1+(17. 04X0. 2))，第二评估信息为"0. 6"（即，对应于第一位的可靠度信息），并且权重 W2, 1为"14. 18"（即，8. 508/0. 6 = 14. 18)。权重矩阵1200中其余的权重的计算可依此类 推，在此不加以赘述。
[0164] 图14是根据本发明的一范例实施例所示出的计算出的权重的范例示意图。
[0165] 请参照图14,在权重矩阵1200的第一限制中，对应于位Vl与校验子Sl的权重 Wl，1为"8. 62"，对应于位V2与校验子Sl的权重W1，2为"6. 47"，对应于位V3与校验子Sl 的权重W1，3为"48. 58"，以及对应于位V4与校验子Sl的权重W1，4为"3. 45"。在权重矩 阵1200的第二限制中，对应于位Vl与校验子S2的权重W2, 1为"14. 18"，对应于位V3与 校验子的权重W2, 3为"51. 06"，对应于位V4与校验子S2的权重W2, 4为"6. 54"，对应于位 V5与校验子S2的权重W2, 5为" 5. 67 "，对应于位V6与校验子S2的权重W2, 6为" 28. 36 "， 以及对应于位V7与第二校验子S2的权重W2, 7为"7. 09"，以此类推。值得一提的是，在本 范例实施例中，差错校验电路208可对应奇偶检验矩阵900中其值是"0"的元素，将权重矩 阵1200中部分的权重设为"0"。
[0166] 图15是根据本发明的一范例实施例所示出的矩阵相乘的范例示意图。
[0167] 请参照图15,在迭代解码程序中，差错校验电路208会根据上述校验子与计算出 的权重来取得位Vl~V9的校验权重信息。举例而言,差错校验电路208会将每一个校验 子乘上一个权重，并且累加校验子与权重相乘的结果以取得校验权重信息。例如，位Vl的 校验权重信息会等于Wl，1S1+W2, 1S2,其中权重Wl，1及W2, 1即为上述图14中的"8. 62"与 "14. 18"。在本范例实施例中，差错校验电路208可以根据一个校验子是"1"或"0"来决定 对应于此校验子的权重的值是大于0或小于0。例如，若一个校验子是" 1"，则对应于此校验 子的权重会乘上" 1" ;若一个校验子是"〇"，则对应于此校验子的权重会乘上"-1"。值得注 意的是，在此对校验子Sl~S4所做的加法是一般的加法，而不是模2 (modulo-2)的加法。 换句话说，差错校验电路208可以通过以下方程序（8)来取得对应于位Vl~V9的校验权 重信息。
[0169] 其中，向量En即可用来表示每一位V1~V9的校验权重信息。
[0170] 差错校验电路208会根据位V1~V9的校验权重信息来翻转（flip)这些位的至少 其中之一。例如，差错校验电路208会将某一个或多个位从" 1"翻转成"0"或者从"0"翻 转成"1"。在一范例实施例中，上述翻转位的操作也称为位翻转（bit flipping)。具体而 言，在每一次的迭代解码程序中，一个码字中最多只会有一个位被翻转。例如，此被翻转的 位的校验权重信息的值会大于其他没有被翻转的位的校验权重信息的值。此外，在另一范 例实施例中，差错校验电路208会判断码字1101中的每一个位的校验权重信息是否符合一 权重条件。例如，差错校验电路208会判断每一个位的校验权重信息的值是否大于一阈值。 倘若某一个位的校验权重信息的值大于此阈值时，则差错校验电路208会判定此位的校验 权重信息符合权重条件，并且翻转此位。换句话说，在一范例实施例中，被翻转的位的校验 权重信息即为符合权重条件的校验权重信息。
[0171] 图16是根据本发明的一范例实施例所示出的校验权重信息的范例示意图。
[0172] 请参照图16,假设码字1101中的位V1~V9分别是 " 0 "、" 0 "及" 1"，校验向量1105中的校验子S1~S4分别是" 1"、" 0 "、" 1"及" 0 "，则根据方 程式（8)，差错校验电路208可取得向量En，所述向量En用以表示位V1~V 9的校验权重信 息分别是"_5· 56"、"13· 98"、"-13· 16"、"-3· 09"、"-1· 67"、"-15· 47"、"-0· 29"、"9· 67" 及 "61. 4"。在此范例实施例中，差错校验电路208会选择取绝对值后的此些校验权重信息中 其值最大的一个校验权重信息（即，"15. 47")，并且将对应此校验权重信息的位V6翻转。然 后，此迭代解码程序会输出另一个具多个位的码字。例如，这些位分别会是 "1"、"0"、"0"、"0"、"0"及"1"。然后，差错校验电路208会再次判断这些位是否具有错误。 若没有错误，差错校验电路208会输出这些位。若有错误，差错校验电路208会决定是要执 行另一次的迭代解码程序或停止解码。
[0173] 在此范例实施例中，若差错校验电路208判定码字1101中存在错误，则差错校验 电路208会计数一迭代次数，例如，将迭代次数加1，并且判断计数后的迭代次数是否达到 一中止次数。在此，中止次数例如是30次或者更多或更少。若计数后的迭代次数达到中止 次数，则差错校验电路208会判定解码失败，并且停止解码。若计数后的迭代次数没有达到 中止次数，则差错校验电路208会执行另一次的迭代解码程序。
[0174] 图17是根据本发明的一范例实施例所示出的解码方法的流程图。
[0175] 请参照图17,首先，在步骤S1701中，发送一读取指令序列，其中所述读取指令序 列用以读取多个存储单元以取得多个位。在步骤S1703中，获得对应于每一位的可靠度信 息。接着，在步骤S1705中，计算所述可靠度信息中符合查验条件的多个可靠度信息的总 和。在步骤S1707中，将所述总和加上一平衡信息以获得对应于所述位中的第一位与第一 校验子的权重。之后，在步骤S1709中，判断所述位是否具有至少一错误。若所述位具有所 述至少一错误，在步骤S1711中，根据所述权重执行迭代解码程序。若所述位不具有所述错 误，在步骤S1713中，输出所述位。
[0176] 然而，图17中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图17中 各