至熔丝部分100时，熔丝部分100通过对第二熔丝组120中的与选择信息ARE_R和ARE_C相对应的熔丝执行断裂操作来编程缺陷地址的信息。随后，当启动控制块210顺序读取被编程在第二熔丝组120中的熔丝数据ARE_DATA时，启动控制块210将读取的熔丝数据ARE_DATA传送至熔丝组锁存部分300。
[0055]接下来描述在PPR模式和扩展模式下执行的半导体存储器件的操作。尽管操作在扩展模式下执行，但是基于第一熔丝组110中是否存在可用熔丝，第一熔丝信息
NPPR_C可以被选择，或第二熔丝信息PPR_R和PPR_C可以被选择。
[0056]当第一熔丝组110中不存在可用熔丝时，换言之，包括在第一熔丝组110中的所有熔丝在非PPR模式下被用过时，第一熔丝信息储存块230输出使能的过流信号0VER_SIG。地址锁存块220从外部器件接收缺陷地址F_ADD，且锁存该缺陷地址F_ADD。第二熔丝信息储存块240接收锁存的缺陷地址LF_ADD，且输出储存的熔丝信息之中的与锁存的缺陷地址LF_ADD相邻的熔丝信息。尽管展模式信号EXTEND_TM被使能，但选择输出块250基于过流信号OVER_SIG将从第二熔丝信息储存块240接收的第二熔丝信息PPR_R和PPR_C作为选择信息ARE_R和ARE_C输出至熔丝部分100。当断裂使能信号PGMEN从断裂控制块260被输出至熔丝部分100时，熔丝部分100通过对第二熔丝组120中的与选择信息六1?_1?和ARE_C相对应的熔丝执行断裂操作来编程缺陷地址的信息。随后，当启动控制块210顺序读取被编程在第二熔丝组120中的熔丝数据ARE_DATA时，启动控制块210将读取的熔丝数据ARE_DATA传送至熔丝组锁存部分300。
[0057]当第一熔丝组110中存在可用熔丝时，换言之，第一熔丝组110中存在未使用的熔丝时，第一熔丝信息储存块230输出禁用的过流信号0VER_SIG。地址锁存块220从外部器件接收缺陷地址F_ADD，且锁存该缺陷地址F_ADD。第一熔丝信息储存块230和第二熔丝信息储存块240接收锁存的缺陷地址LF_ADD且输出储存的熔丝信息之中的与锁存缺陷地址LF_ADD相邻的熔丝信息。选择输出块250接收扩展模式信号EXTEND_TM、且基于过流信号0VER_SIG而将从第一熔丝信息储存块230接收的第一熔丝信息NPPR_R和NPPR_C作为选择信息ARE_R和ARE_C输出至熔丝部分100。当断裂使能信号PGMEN自断裂控制块260输出至熔丝部分100时，熔丝部分100通过对第一熔丝组110中的与选择信息六1?_1?和ARE_C相对应的熔丝执行断裂操作来编程缺陷地址的信息。随后，当启动控制块210顺序读取被编程在第一熔丝组110中的熔丝数据ARE_DATA时，启动控制块210将读取的熔丝数据ARE_DATA传送至熔丝组锁存部分300。
[0058]根据本发明的一个实施例的半导体存储器件可以在PPR模式下基于扩展模式信号EXTEND_TM来确定第一熔丝组110中是否存在未使用的熔丝。当第一熔丝组110中存在未使用的熔丝时，半导体存储器件可以通过使用第一熔丝组110中的未使用的熔丝来增加PPR模式下可用熔丝的数量。
[0059]图2是描述用于操作图1中所示的半导体存储器件的方法的流程图。
[0060]参见图2，第一熔丝组和第二熔丝组中的可用熔丝信息经由启动操作被更新，且更新的熔丝信息被输出至第一熔丝信息储存块和第二熔丝信息储存块中。随后，当半导体存储器件不进入PPR模式(‘否’)时，即，在非PPR模式下，自外部器件施加缺陷地址信息，且自第一熔丝信息储存块输出的第一熔丝组的熔丝信息被选择。与选中的熔丝信息相对应的熔丝的断裂操作被执行。
[0061]当半导体存储器件进入PPR模式(‘是’)时，确定半导体存储器件是否进入扩展模式。当半导体存储器件不进入扩展模式(‘否’)时，自外部器件施加缺陷地址信息，且自第二熔丝信息储存块输出的第二熔丝组的熔丝信息被选择。与选中的熔丝信息相对应的熔丝的断裂操作被执行。
[0062]当半导体存储器件进入扩展模式(‘是’)时，自外部器件施加缺陷地址信息，且确定是否使能过流信号。当过流信号被使能(‘是’)时，自第二熔丝信息储存块输出的第二熔丝组的熔丝信息被选择。与选中的熔丝信息相对应的熔丝的断裂操作被执行。当过流信号被禁用(‘否’)时，自第一熔丝信息储存块输出的第一熔丝组的熔丝信息被选择。与选中的熔丝信息相对应的熔丝的断裂操作被执行。
[0063]根据本发明的实施例，第一熔丝组中是否存在未使用的熔丝可以在PPR模式下确定，且可用熔丝的数量可以经由扩展模式增加。
[0064]图3是说明图1中所示的选择输出块250的电路图。
[0065]参见图3，选择输出块250可以包括选择控制信号发生单元251和选择单元253。
[0066]选择控制信号发生单元251可以包括反相器、与(AND)门和“或非(N0R) ”门。选择控制信号发生单元251可以接收PPR模式使能信号PPREN、扩展模式信号EXTEND_TM和过流信号0VER_SIG。AND门可以接收扩展模式信号EXTEND_TM和通过经由反相器将过流信号0VER_SIG反相而获得的信号。N0R门可以接收AND门的输出和通过经由反相器将PPR模式使能信号PPREN反相而获得的信号。当PPR模式使能信号PPREN被使能、且扩展模式信号EXTEND_TM被使能时，选择控制信号发生单元251可以基于过流信号0VER_SIG来确定是否使能选择控制信号SEL_CTRL。
[0067]例如，当半导体存储器件进入非PPR模式时，PPR模式使能信号PPREN被禁用至逻辑低电平。因此，N0R门输出逻辑低电平的选择控制信号SEL_CTRL。
[0068]当半导体存储器件进入PPR模式、但不进入扩展模式时，PPR模式使能信号PPREN被使能成逻辑高电平，且扩展模式信号EXTEND_TM被禁用至逻辑低电平。因此，N0R门输出逻辑高电平的选择控制信号SEL_CTRL。
[0069]当半导体存储器件进入扩展模式时，扩展模式信号EXTEND_TM被使能成逻辑高电平。当第一熔丝组具有可用熔丝时，过流信号0VER_SIG被禁用成逻辑低电平。N0R门输出逻辑低电平的选择控制信号SEL_CTRL。当第一熔丝组不具有可用熔丝时，过流信号0VER_SIG被使能成逻辑高电平。因此，N0R门输出逻辑高电平的选择控制信号SEL_CTRL。
[0070]选择单元253可以响应于选择控制信号SEL_CTRL而选择性地输出第一熔丝信息NPPR_I^P NPPR_C或第二熔丝信息PPR_I^P PPR_C。当施加逻辑低电平的选择控制信号SEL_CTRL时，选择单元253可以将第一熔丝信息NPPR_R和NPPR_C作为选择信息ARE_R和ARE_C输出。当逻辑高电平的选择控制信号SEL_CTRL被施加时，选择单元253可以将第二熔丝信息PPR_R和PPR_C作为选择信息ARE_R和ARE_C输出。
[0071]换言之，当半导体存储器件进入PPR模式、扩展模式信号EXTEND_TM被使能和施加、且在针对非PPR模式形成的第一熔丝组中存在可用熔丝时，选择单元253可以选择且输出第一熔丝信息NPPR_R和NPPR_C。在过流信号0VER_SIG具有逻辑高电平以前，选择单元253可以选择且输出第一熔丝信息NPPR_R和NPPR_C。当过流信号0VER_SIG具有逻辑高电平时，选择单元253可以选择且输出第二熔丝信息PPR_R和PPR_C。
[0072]根据本发明的实施例，随着半导体存储器件在不增加熔丝的总数量的情况下通过增加PPR模式下可用熔丝的数量来执行PPR模式，半导体存储器件产品生产量可以改善。
[0073]尽管已参照特定实施例描述本发明，但实施例不旨在限制性的，而是描述性的。此夕卜，应注意到的是，本发明可以在不脱离由所附权利要求限定的本发明的范围的情况下，由本领域的技术人员经由删减、改变和修改来以各种方式实现。
[0074]另外，在前述实施例中描述的逻辑门和晶体管的配置和类型可以基于输入信号的极性而不同地实施。
[0075]通过以上说明可以看出，本申请提供了以下的技术方案。
[0076]技术方案1.一种半导体存储器件，包括:
[0077]熔丝部分，包括:第一熔丝组，具有针对第一模式分配的多个第一熔丝；以及第二熔丝组，具有针对第二模式分配的多个第二熔丝；以及
[0078]编程部分，适于在所述第二模式下响应于修复控制信号而编程包括在所述第一熔丝组中的所述第一熔丝之中的可用熔丝或编程包括在所述第二熔丝组中的所述第二熔丝。
[0079]技术方案2.如技术方案1所述的半导体存储器件，其中，所述编程部分包括:
[0080]第一熔丝信息储存块，适于:储存对应于所述第一熔丝组的第一熔丝信息，且通过确定所述第一熔丝组是否具有所述第一熔丝之中的未使用的熔丝来产生过流信号；
[0081]第二熔丝信息储存块，适于储存对应于所述第二熔丝组的第二熔丝信息；以及
[0082]选择输出块，适于在所述第二模式下响应于所述过流信号而输出所述第一熔丝信息或所述第二熔丝信息。
[0083]技术方案3.如技术方案2所述的半导体存储器件，其中，所述编程部分还包括:
[0084]启动控制块，适于:在启动操作中确定所述第一熔丝组和所述第二熔丝组是否被使用且更新所述第一熔丝信息和所述第二熔丝信息。
[0085]技术方案4.如技术方案2所述的半导体存储器件，其中，所述编程部分还包括:
[0086]地址锁存块，适于锁存从外部器件接收的缺陷地址信息。
[0087]技术方案5.如技术方案2所述的半导体存储器件，其中，所述编程部分