T静态随机存储器示意图；
[0027]图5是根据本申请实施例的静态随机存储器的示意图；以及
[0028]图6是根据本申请实施例的存储模块的示意图。
【具体实施方式】
[0029]下文中将参考附图并结合实施例来详细说明本申请。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0030]为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0031]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0032]根据本申请实施例，提供了一种静态随机存储器，图5是根据本申请实施例的静态随机存储器示意图。
[0033]如图5所示，该静态随机存储器包括:第一位线20，第一晶体管10，N个存储单元，N个第二晶体管和N个第一字线。
[0034]第一晶体管10，通过源极和漏极连接在所述第一位线20与电源或地之间；
[0035]N个存储单元，N个存储单元中的每一个用于存储电平状态，电平状态包括高电平和低电平，N大于等于I ;
[0036]N个第二晶体管，与N个存储单元--对应，N个第二晶体管中的每一个通过源极和漏极连接在对应的存储单元与第一晶体管10的栅极之间；
[0037]N个第一字线，与N个第二晶体管一一对应，N个第一字线中的每一个连接至对应的第二晶体管的栅极，用于控制从对应的存储单元读出电平状态。
[0038]如图5所示，该随机静态存储器包含N存储模块，N个存储模块中的每一个存储模块30包括存储单元301、第二晶体管302和第一字线303。下述按照N个存储单元中的一个存储模块30为例对本实施例进行说明。
[0039]第一晶体管10的源极接地，该第一晶体管10栅极经由内接线IL连接到第二晶体管302的源极，该第一晶体管10的漏极连接至第一位线20，第一位线20作为输出线，与外接电路(图中未示出)相连接，通过第一位线20输出存储器中存储的数据或是将外部输入数据写入至存储器。第二晶体管302的漏极连接至存储单元301，栅极连接至第一字线303，该第二晶体管302作为存储器的读操作传输通道，当第一字线303高电平时，该第二晶体管302导通，存储单元301存储的数据就通过第二晶体管302传输至第一位线20，实现存储器数据的读操作。
[0040]在读取该静态随机存储器的数据过程中，当第一字线303高电平时，第二晶体管302导通，从第一位线20可以读取到存储单元301的电平状态，由于第一晶体管10栅极与源极之间为断开状态，第一晶体管10的栅极没有电流流过，因此通过第二晶体管302和第一晶体管10执行的读操作能够保持存储单元301的电平状态不变，提高了从静态随机存储器中读取数据的稳定性，解决了静态随机存储器读数据操作稳定性低的问题。
[0041]可选地，上述N个存储单元中的每一存储单元301包括:第一存储节点3013和第二存储节点3014。
[0042]第一存储节点3013，用于存储与上述每一存储单元301的电平状态同相的电平状
O
[0043]第二存储节点3014，用于存储与上述每一存储单元301的电平状态反相的电平状态；其中，上述N个第二晶体管302中的每一个通过源极和漏极连接在对应的存储单元301中的第一存储节点3013与第一晶体管10的栅极之间。
[0044]从图5中可以看出，第二晶体管302通过漏极连接至第二存储节点3014实现与存储单元的连接。存储单元301通过第一存储节点3013存储与该存储单元301相同的电平状态，第二存储节点3014用于存储与该存储单元301反相的电平状态，例如，存储单元301存储的电平状态为“ I ”时，则第一存储节点3013存储的电平状态为“ I ”，第二存储节点3014存储的电平状态为“O”。
[0045]优选地，为了方便的实现存储单元301的第一存储节点3013和第二存储节点3014的电平状态为互为相反的电平状态，上述N个存储单元中的每一存储单元301包括:第一反相器3011和第二反相器3012。
[0046]第一反相器3011，连接在第一存储节点3013与第二存储节点3014之间。
[0047]第二反相器3012，相对于第一反相器3011反向地连接在第一存储节点3013与第二存储节点3014之间。
[0048]第一反相器3011的第一端连接至第一存储节点3013，第一反相器3011的第二端连接至第二存储节点3014。而第二反相器3012的第一端连接至第二存储节点3014,第二反相器3012的第二端连接至第一存储节点3013，实现第一反相器3011与第二反相器3012的反相连接。反相器用于将输入的电平状态反相，例如，电平状态“I”经由反相器得到电平状态“O”。通过反相器可以方便的得到两个相反的电平状态，实现第一存储节点3013与第二存储节点3014的电平状态的反相。
[0049]图5中的存储模块的具体结构如图6所示，如图6所示，该存储模块包括存储单元301。优选地，为了降低静态随机存储器的功耗，上述N个存储单元中的每一存储单元301包括:第一 PMOS晶体管HJ-1，第一 NMOS晶体管PD-1，第二 PMOS晶体管HJ-2和第二 NMOS晶体管TO-2。
[0050]第一 PMOS晶体管PU-1，通过源极和漏极连接在电源VDD与第一存储节点Q之间，第一 PMOS晶体管PU-1的栅极连接至第二存储节点QN。
[0051 ] 第一 NMOS晶体管ro-1，通过源极和漏极连接在第一存储节点Q与地VSS之间，第一 NMOS晶体管ro-Ι的栅极连接至所述第二存储节点QN。
[0052]第二 PMOS晶体管HJ-2，通过源极和漏极连接在电源VDD与所述第二存储节点QN之间，所述第二 PMOS晶体管PU-2的栅极连接至所述第一存储节点Q ；
[0053]第二 NMOS晶体管Η)-2，通过源极和漏极连接在所述第二存储节点QN与地VSS之间，所述第二 NMOS晶体管ro-2的栅极连接至所述第一存储节点Q。
[0054]如图6所示，存储单元301包括:第一 PMOS晶体管HJ-1、第一 NMOS晶体管Η)_1、第二 PMOS晶体管PU-2、第二 NMOS晶体管Η)_2、电源VDD和地VSS。其中，第一 PMOS晶体管PU-1与第一 NMOS晶体管Η)-1的栅极共同连接至第二存储节点QN，第一 PMOS晶体管PU-1的漏极连接至电源VDD，第一 PMOS晶体管PU-1的源极连接至第一存储节点Q，第一 NMOS晶体管ro-1的漏极连接至第一存储节点Q，第一 NMOS晶体管ro-1的源极连接至地vss。同样的，第二 PMOS晶体管PU-2和第二 NMOS晶体管TO-2的栅极连接至第一存储节点Q，第二PMOS晶体管PU-2的漏极连接至电源VDD，第二 PMOS晶体管PU-2的源极和第二 NMOS晶体管Η)-2的漏极连接至第二存储节点QN，第二 NMOS晶体管ro-2的源极连接至地VSS。
[0055]通过第一 PMOS晶体管PU-1、第一 NMOS晶体管PD-1、电源VDD和地VSS相互连接构成一个CMOS反相器，使得第一存储节点Q的电平状态反相得到第二存储节点QN的电平状态。同样的，第二 PMOS晶体管PU-2、第二 NMOS晶体管PD-2、电源VDD和地VSS相互连接也构成一个CMOS反相器，使得第二存储节点QN的电平状态反相得到第一存储节点Q的电平状态。CMOS反相器静态功耗低，而且抗干扰能力强，存储单元采用CMOS反相器可以降低整个静态随机存储器的功耗以及抗干扰能力。
[0056]优选地，为了进一步提高向静态随机存储器中写数据操作的效率，该静态随机存储器还包括:第二位线308，N个第三晶体管和N个第二字线。
[0057]N个第三晶体管，与N个存储单元一一对应，N个第三晶体管中的每一个通过源极和漏极连接在对应的存储单元与第二位线308之间；
[0058]N个第二字线，与N个第三晶体管一一对应，N个第二字线中的每一个连接至对应