电容五包括第三电容(C3)和第四电容(C4)，所述第三电容(C3)和第四电容(C4)并联后的一端与主控芯片(I)的J4脚相连，所述第三电容(C3)和第四电容(C4)并联后的另一端接地； 所述主控芯片(I)的E7脚与3.3V电源接口相连，所述主控芯片(I)的H4脚、H2脚、G7脚、D5脚并接后串接有组合电容六，所述主控芯片⑴的H4脚、H2脚、G7脚、D5脚并接后与IV电源接口相连，所述组合电容六包括第七电容(C7)、第八电容(C8)、第九电容(C9)，所述第七电容(C7)、第八电容(C8)、第九电容(C9)并联后的一端与主控芯片(I)的H4脚、H2脚、G7脚、D5脚相连，所述第七电容(C7)、第八电容(C8)、第九电容(C9)并联后的另一端接地； 所述主控芯片(I)的K8脚、K5脚、Hl脚、D4脚、C6脚并接后串接有组合电容七(C7)，所述主控芯片(I)的K8脚、K5脚、Hl脚、D4脚、C6脚并接后与3.3V电源接口相连，所述组合电容七(C7)包括第十四电容(C14)、第十五电容(C15)，所述第十四电容(C14)、第十五电容(C15)并联后的一端与主控芯片(I)的K8脚、K5脚、Hl脚、D4脚、C6脚相连，所述第十四电容(C14)、第十五电容(C15)并联后的另一端接地； 所述串行存储模块(2)包括串行存储芯片(U7)、第三十六电容(C36)和第三十六电阻(R36)，所述串行存储芯片(U7)的I脚、2脚分别与主控芯片(I)的J6、G6脚相连，所述串行存储芯片(U7)的3脚与3.3V电源接口相连，所述串行存储芯片(U7)的4脚接地，所述串行存储芯片(U7)的5脚、6脚分别对应与主控芯片(I)的H6脚、K6脚相连，所述第三十六电阻(R36)串接在串行存储芯片(U7)的7脚、8脚之间，所述串行存储芯片(U7)的8脚与3.3V电源接口相连，所述第三十六电容(C36)的一端与串行存储芯片(U7)的8脚相连，所述第三十六电容(C36)的另一端接地。5.根据权利要求3所述的一种固态硬盘集成电路板的控制电路，其特征在于:所述特需功能调配模块(3)包括调配芯片一 (U3)、调配芯片二 (U5)、第二十五电阻(R25)、第三十二电阻(R32)、第三十三电阻(R33)，所述调配芯片一(U3)的I脚、2脚均接地，所述调配芯片一(U3)的3脚与调配芯片二 (U5)的I脚相连，所述调配芯片一 (U3)的4脚与主控芯片(I)的B7脚相连，所述调配芯片一 (U3)的5脚与3.3V电源接口相连，所述调配芯片一 (U3)的6脚与主控芯片(I)的AS脚相连，所述调配芯片二 (U5)的2脚接地，所述调配芯片二 (U5)的3脚与5脚并接后接在3.3V电源接□上，所述调配芯片二(U5)的4脚与主控芯片(I)的J2脚相连，所述第二十五电阻(R25)的一端与3.3V电源接口相连，所述第二十五电阻(R25)的另一端接在调配芯片二 (U5)的I脚上，所述第三十二电阻(R32)的一端与调配芯片二 (U5)的I脚相连，所述第三十二电阻(R32)的另一端接地，所述第三十三电阻(R33)的一端接在调配芯片二 (U5)的4脚上，所述第三十三电阻(R33)的另一端接地。6.根据权利要求3所述的一种固态硬盘集成电路板的控制电路，其特征在于:所述特需功能设定模块(4)包括第十九电阻(R19)、第二十电阻(R20)、第二 ^^一电阻(R21)、第二十六电阻(R26)、第二十八电阻(R28)和第三十电阻(R30)，所述第十九电阻(R19)的一端与3.3V电源接口相连，所述第十九电阻(R19)的另一端与主控芯片(I)的B9脚相连，所述第二十六电阻(R26)的一端与主控芯片(I)的B9脚相连，所述第二十六电阻(R26)的另一端接地，所述第二十电阻(R20)的一端与3.3V电源接口相连，所述第二十电阻(R20)的另一端与主控芯片(I)的CS脚相连，所述第二十八电阻(R28)的一端与主控芯片(I)的B8脚相连，所述第二十八电阻(R28)的另一端接地，所述第二十一电阻(R21)的一端与3.3V电源接口相连，所述第二十一电阻(R21)的另一端与主控芯片(I)的AS脚相连，所述主控芯片(I)的C7脚接地，所述第三十电阻(R30)的一端与主控芯片(I)的B7脚相连，所述第三十电阻(R30)的另一端接地。7.根据权利要求3所述的一种固态硬盘集成电路板的控制电路，其特征在于:所述SATA界面模块(5)的I脚、4脚、7脚、11脚、12脚、13脚、17脚、18脚、19脚均接地，所述SATA界面模块(5)的2脚串接有第三十五电容(C35)后与主控芯片(I)的BI脚相连，所述SATA界面模块(5)的3脚串接有第三十七电容(C37)后与主控芯片(I)的B2脚相连，所述SATA界面模块(5)的5脚串接有第三十九电容(C39)后与主控芯片(I)的D2脚相连，所述SATA界面模块(5)的6脚串接有第三十八电容(C38)后与主控芯片(I)的Dl脚相连，所述SATA界面模块(5)的14脚、15脚、16脚并接后与高功效电源供应IC模块一 (7)相连。8.根据权利要求4所述的一种固态硬盘集成电路板的控制电路，其特征在于:所述高功效电源供应IC模块一 (7)包括处理芯片一 (U8)、第四十电容(C40)、第三电感线圈(L3)、第三十九电阻(R39)、第四十电阻(R40)、第四十一电容(C41)，所述处理芯片一 (U8)的I脚、4脚并接后与第四十电容(C40)的一端相连，所述第四十电容(C40)的另一端接地，所述处理芯片一 (U8)的I脚、4脚并接后与SATA界面模块(5)相连，所述处理芯片一 (U8)的2脚接地，所述处理芯片一(U8)的3脚与第三电感线圈(L3)串接后接入到3.3V电源接口上，所述第三十九电阻(R39)的一端与处理芯片一(U8)的5脚相连，所述第三十九电阻(R39)的另一端接入到3.3V电源接口上，所述第四十电阻(R40)的一端与处理芯片一 (U8)的5脚相连，所述第四十电阻(R40)的另一端接地，所述第四十一电容(C41)的一端接入到3.3V电源接口上，所述第四i^一电容(C41)的另一端接地。9.根据权利要求3所述的一种固态硬盘集成电路板的控制电路，其特征在于:所述高功效电源供应IC模块二 (8)包括处理芯片二 (U4)、第三^^一电容(C31)、第一电感线圈(LI)、第二十四电阻(R24)、第二十七电阻(R27)、第二十八电容(C28)和第二十九电容(C29)，所述处理芯片二 (U4)的I脚、4脚并接后接入到3.3V电源接口上，所述处理芯片二 (U4)的I脚、4脚并接后与第三i^一电容(C31)的一端相连，所述第三^^一电容(C31)的另一端接地，所述处理芯片二 (U4)的2脚接地，所述处理芯片二 (U4)的3脚与第一电感线圈(LI)串接后接入到IV电源接口上，所述第二十四电阻(R24)、第二十九电容(C29)并联后的一端接在处理芯片二(U4)的5脚上，所述第二十四电阻(R24)、第二十九电容(C29)并联后的一端接在IV电源接口上，所述第二十七电阻(R27)的一端接在处理芯片二 (U4)的5脚上，所述第二十七电阻(R27)的另一端接地，所述第二十八电容(C28)的一端接在IV电源接口上，所述第二十八电容(C28)的另一端接地。10.根据权利要求3所述的一种固态硬盘集成电路板的控制电路，其特征在于:所述高功效电源供应IC模块三(9)包括处理芯片三(U6)、第三十二电容(C32)、一号场效应管(Ql)、二号场效应管(Q2)、第三十八电阻(R38)、第三十四电阻(R34)、第三十三电容(C33)、第二电感线圈(L2)、第三十五电阻(R35)、第三十七电阻(R37)、第三十四电容(C34)，所述一号场效应管(Ql)的I脚与主控芯片(I)相连，所述一号场效应管(Ql)的I脚与第三十二电容(C32)串接后接地，所述二号场效应管(Q2)的I脚与一号场效应管(Ql)的I脚相连，所述二号场效应管(Q2)的2脚与第三十八电阻(R38)串接后接地，所述二号场效应管(Q2)的3脚与一号场效应管(Ql)的3脚并接后接入到处理芯片三(U6)的I脚、4脚上，所述一号场效应管(Ql)的2脚与第三十四电阻(R34)串接后接入到处理芯片三(U6)的I脚、4脚上，所述第三十三电容(C33)的一端与处理芯片三(U6)的I脚、4脚相连，所述第三十三电容(C33)的另一端接地，所述处理芯片三(U6)的I脚、4脚并接后接入到资料存储空间模块(6)上，所述处理芯片三(U6)的2脚接地，所述处理芯片三(U6)的3脚与第二电感线圈(L2)串接后接入到资料存储空间模块(6)上，所述第三十五电阻(R35)的一端与处理芯片三(U6)的5脚相连，所述第三十五电阻(R35)的另一端与资料存储空间模块(6)相连，所述第三十七电阻(R37)的一端接在处理芯片三(U6)的5脚上，所述第三十七电阻(R37)的另一端接地，所述第三十四电容(C34)的一端与资料存储空间模块(6)相连，所述第三十四电容(C34)的另一端接地。
【专利摘要】本发明涉及一种固态硬盘集成电路板及其控制电路，包括板体，所述板体的前端设有与板体合为一体的金手指，集成控制电路包括主控芯片、串行存储模块、特需功能调配模块、特需功能设定模块、SATA界面模块、资料存储空间模块、高功效电源供应IC模块一、高功效电源供应IC模块二、高功效电源供应IC模块三，串行存储模块、特需功能调配模块、特需功能设定模块、SATA界面模块、资料存储空间模块、高功效电源供应IC模块一、高功效电源供应IC模块二、高功效电源供应IC模块三分别与主控芯片相连。本发明采用了集成化的设计，缩小了固态硬盘的PCB电路板体积，提高了固态硬盘的读写性能。
【IPC分类】G11B33/12
【公开号】CN105609125
【申请号】CN201610130514
【发明人】刘辉
【申请人】芜湖金胜电子科技股份有限公司
【公开日】2016年5月25日
【申请日】2016年3月8日