，并且所述控制信号包括芯片选择信号或许可信号。
[0085]在示例35中，示例26的主题可包括存储器控制器确定控制信号的时序是否在通过区的中心。
[0086]示例36是计算机可读存储介质，其中，存储在所述计算机可读存储介质中的代码促使处理器执行操作，包括由存储器控制器向存储器模块传送控制信号，其中，存储器控制器连续地向存储器模块传送时钟信号；以及由存储器控制器通过迭代地分析选通信号来确定相对于时钟信号对控制信号的调整。
[0087]在示例37中，示例36的主题可包括确定对控制信号的调整还包括使控制信号的时序相对于时钟信号在时间上更早和更晚移位以使控制信号的时序相对于时钟信号的上升边沿居于中心，同时确保选通信号的前导保持正确的定位。
[0088]在示例38中，示例37的主题可包括在迭代地确定控制信号的时序的最大通过区之后，使控制信号的时序居于中心。
[0089]在示例39中，示例37的主题可包括存储器控制器向存储器模块发送读命令。存储器控制器响应于所述读命令的发送而从存储器模块接收伴随有读数据的选通信号。存储器控制器确定其中正常地发生选通信号的前导的时钟周期位置。
[0090]在示例40中，示例39的主题可包括在对控制信号的调整之后，存储器控制器发布另一读命令并且然后确定是否检测到选通信号的前导。
[0091]在示例41中，示例40的主题可包括响应于确定检测到选通信号，进行选通信号的前导是否在正确的时钟周期位置上发生的确定。如果已确定控制信号时序的时序的最大通过区，则响应于确定选通信号的前导在正确的时钟位置上确实发生，将控制信号的时序编程为相对于上升时钟边沿在最大通过区的中心。
[0092]在示例42中，示例37的主题可包括响应于确定未检测到选通信号，进行控制信号时序在失败区中的记录。
[0093]在示例43中，示例37的主题可包括存储器模块包括DDR存储器，并且控制信号包括芯片选择信号或许可信号。
[0094]在示例44中，示例37的主题可包括所述存储器模块包括非DDR存储器，并且所述控制信号包括芯片选择信号或许可信号。
[0095]在示例45中，示例37的主题可包括存储器控制器确定控制信号的时序是否在通过区的中心。
[0096]示例46包括一种计算机可读存储介质，其中，存储在所述计算机可读存储介质中的代码促使处理器执行权利要求1、2、3、4、5、6、7、8、9、10中的任一项的方法。
【主权项】
1.一种用于信号调整的方法，所述方法包括: 由存储器控制器向存储器模块传送控制信号，其中，所述存储器控制器连续地向存储器模块传送时钟信号；以及 由所述存储器控制器通过迭代地分析选通信号来确定相对于时钟信号对控制信号的调整。2.根据权利要求1所述的方法，其中，确定对控制信号的调整还包括: 使控制信号的时序相对于时钟信号在时间上更早和更晚移位以使控制信号的时序相对于时钟信号的上升边沿居于中心，同时确保选通信号的前导保持正确的定位。3.根据权利要求2所述的方法， 其中，在迭代地确定控制信号的时序的最大通过区之后，使控制信号的时序居于中心。4.根据权利要求2所述的方法，所述方法还包括: 由所述存储器控制器向所述存储器模块发送读命令； 由所述存储器控制器响应于所述读命令的发送而从存储器模块接收伴随有读数据的选通信号；以及 由所述存储器控制器确定其中选通信号的前导正常地发生的时钟周期位置。5.根据权利要求4所述的方法， 其中，在对控制信号的调整之后，所述存储器控制器发布另一读命令并且然后确定是否检测到选通信号的前导。6.根据权利要求5所述的方法，所述方法还包括: 响应于确定检测到选通信号，确定选通信号的前导是否在正确的时钟周期位置上发生；以及 如果已确定控制信号时序的时序的最大通过区，则响应于确定选通信号的前导在正确的时钟位置上确实发生，将控制信号的时序编程为相对于上升时钟边沿在最大通过区的中心。7.根据权利要求5所述的方法，所述方法还包括: 响应于确定未检测到选通信号，记录控制信号时序在失败区中。8.根据权利要求2所述的方法，其中: 所述存储器模块包括DDR存储器；以及 所述控制信号包括芯片选择信号或许可信号。9.根据权利要求2所述的方法，其中: 所述存储器模块包括非DDR存储器；以及 所述控制信号包括芯片选择信号或许可信号。10.根据权利要求1所述的方法， 其中，存储器控制器确定控制信号的时序是否在通过区的中心。11.一种被耦合到存储器模块的存储器控制器，其中，所述存储器控制器可操作用于: 向存储器模块传送控制信号，其中，所述存储器控制器连续地向存储器模块传送时钟信号；以及 通过迭代地分析选通信号来确定相对于时钟信号对控制信号的调整。12.根据权利要求11所述的存储器控制器，其中，确定对控制信号的调整还包括: 使控制信号的时序相对于时钟信号在时间上更早和更晚移位以使控制信号的时序相对于时钟信号的上升边沿居于中心，同时确保选通信号的前导保持正确的定位。13.根据权利要求12所述的存储器控制器， 其中，在迭代地确定控制信号的时序的最大通过区之后，使控制信号的时序居于中心。14.根据权利要求12所述的存储器控制器，其中，所述存储器控制器进一步可操作用于: 向存储器模块发送读命令； 响应于所述读命令的发送而从存储器模块接收伴随有读数据的选通信号；以及 确定正常地发生选通信号的前导的时钟周期位置。15.根据权利要求14所述的存储器控制器， 其中，在对控制信号的调整之后，所述存储器控制器发布另一读命令并且然后确定是否检测到选通信号的前导。16.根据权利要求15所述的存储器控制器，其中，所述存储器控制器进一步可操作用于: 响应于确定检测到选通信号而确定选通信号的前导是否在正确的时钟周期位置上发生；以及 响应于确定选通信号的前导在正确的时钟位置上确实发生，如果已确定控制信号时序的时序的最大通过区，则将控制信号的时序编程为相对于上升时钟边沿在最大通过区的中心。17.根据权利要求15所述的存储器控制器，其中，所述存储器控制器进一步可操作用于: 响应于确定未检测到选通信号而记录控制信号时序在失败区中。18.根据权利要求12所述的存储器控制器，其中: 所述存储器控制器被耦合到的所述存储器模块包括DDR存储器；以及 所述控制信号包括芯片选择信号或许可信号。19.根据权利要求12所述的存储器控制器，其中: 所述存储器控制器被耦合到的所述存储器模块包括非DDR存储器；以及 所述控制信号包括芯片选择信号或许可信号。20.根据权利要求11所述的存储器控制器， 其中，存储器控制器确定控制信号的时序是否在通过区的中心。21.—种用于信号调整的计算系统，所述计算系统包括: 存储器模块； 存储器控制器，其被耦合到所述存储器模块； 处理器，其被耦合到所述存储器控制器，其中，所述处理器可操作用于: 向存储器模块传送控制信号，其中，存储器控制器连续地向存储器模块传送时钟信号；以及 通过迭代地分析选通信号来确定相对于时钟信号对控制信号的调整。22.根据权利要求21所述的计算系统，其中，确定对控制信号的调整还包括: 使控制信号的时序相对于时钟信号在时间上更早和更晚移位以使控制信号的时序相对于时钟信号的上升边沿居于中心，同时确保选通信号的前导保持正确的定位。23.根据权利要求21所述的计算系统， 其中，在迭代地确定控制信号的时序的最大通过区之后，使控制信号的时序居于中心。24.—种用于信号调整的系统，所述系统包括: 存储器模块；以及 被耦合到存储器模块的存储器控制器，其中，所述存储器控制器可操作用于: 向存储器模块传送控制信号，其中，存储器控制器连续地向存储器模块传送时钟信号；以及 通过迭代地分析选通信号来确定相对于时钟信号对控制信号的调整。25.一种计算机可读存储介质，其中，存储在所述计算机可读存储介质中的代码促使处理器执行操作，所述操作包括: 由存储器控制器向存储器模块传送控制信号，其中，所述存储器控制器连续地向存储器模块传送时钟信号；以及 由所述存储器控制器通过迭代地分析选通信号来确定相对于时钟信号对控制信号的调整。
【专利摘要】存储器控制器向存储器模块传送控制信号，其中，存储器控制器连续地向存储器模块传送时钟信号。存储器控制器通过迭代地分析选通信号来确定相对于时钟信号对控制信号的调整。
【IPC分类】G11C11/4096, G11C11/401
【公开号】CN105706172
【申请号】CN201480060972
【发明人】T.G.莫里斯, J.C.贾斯珀, J.V.罗夫莱西, B.T.泰森
【申请人】英特尔公司
【公开日】2016年6月22日
【申请日】2014年12月5日
【公告号】US9025399, US20150325281, WO2015085250A1