使能控制信号，其中，检测使能控制信号调用检测节点信息作为输入信息。基准参考电压可由但不限于阻值串分压或带隙基准电路产生，其输出电压值可由外部信号控制。所述开关包括但不限于PMOS或NMOS开关。
[0054]该存储信息检测单元的检测过程与图3E所示的存储信息检测单元的检测过程相同，此处不再赘述。
[0055]图4A为本实用新型实施例提供的一种用于校准模拟集成电路烧写阶段的方法流程示意图。如图4A所示，该方法包括:
[0056]步骤S401、接收用于校准模拟集成电路的待烧写信息，在烧写使能信号的控制下，输出熔断信号；
[0057]步骤S402、根据熔断信号，存储校准信息，并通过检测节点输出存储的校准信息；
[0058]步骤S403、根据检测使能控制信号，读取检测节点信息，输出检测结果；
[0059]步骤S404、判断检测结果是否与校准信息一致；
[0060]步骤S405、若是，确定待烧写信息烧写成功；若否，确定待烧写信息烧写失败，返回步骤S401。
[0061]图4B为本实用新型实施例提供的一种用于校准模拟集成电路正常检测阶段的方法流程示意图。如图4B所示，在不执行烧写时，该方法包括:
[0062]步骤403、根据检测使能控制信号，读取检测节点信息，输出检测结果；
[0063]步骤406、输出存储信息。
[0064]本实用新型通过对电路内部参数的扫描并检测模拟集成电路的性能来确定最优控制值，并永久性地写入存储单元阵列。通过设置模拟集成电路中存储单元阵列的值来校准其性能，提高了模拟集成电路性能的稳定性，不仅减小了硬件的开销，也减小工艺偏差对电路性能产生的影响。
[0065]以上所述的【具体实施方式】，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种用于校准模拟集成电路的装置，其特征在于，包括:存储单元阵列、熔断控制单元、存储信息检测单元和逻辑控制单元；其中， 所述熔断控制单元接收用于校准模拟集成电路的第一信息，并且在所述逻辑控制单元的烧写使能信号的控制下，输出熔断信号； 所述存储单元阵列根据所述熔断信号，存储第二信息，并且通过检测节点输出存储的所述第二信息； 所述存储信息检测单元根据所述逻辑控制单元的检测使能控制信号，通过检测节点读取存储的所述第二信息； 所述逻辑控制单元用于向所述熔断控制单元输出烧写使能信号，以及向所述存储信息检测单元输出检测使能控制信号，并判断所述第二信息和所述第一信息是否一致，确定是否就所述第一信息重新发出所述烧写使能信号；在模拟集成电路工作期间，则输出存储的所述第二信息。2.根据权利要求1所述的装置，其特征在于，所述存储单元阵列包括由一个或多个存储单元并联而成； 所述存储信息检测单元，可以同时对所述存储单元阵列进行整体所述第二信息检测，亦可依次每次只对一个所述存储单元进行所述第二信息检测； 所述熔断控制单元，可以依次每次只对一个所述存储单元进行烧写操作，亦可同时对所述存储单元阵列进行整体烧写操作。3.根据权利要求2所述的装置，其特征在于，所述存储单元包括:反相器链、第一PMOS管、上拉电阻和熔丝；其中， 所述反相器链的输入端与所述熔断控制单元的输出端相连，所述反相器链的输出端与所述上拉电阻以及所述第一 PMOS管的栅极相连，所述第一 PMOS管的源极与所述上拉电阻的另一端连接电源，其漏极与所述熔丝的一端相连，其连接点设置为所述检测节点，所述熔丝的另一端接地。4.根据权利要求3所述的装置，其特征在于，所述存储单元具体用于: 接收所述熔断信号，所述熔断信号通过所述反相链提高驱动能力，将所述第一 PMOS管导通，在所述第一 PMOS管上产生大电流，在检测过程中，通过所述熔丝是否熔断确定检测节点的逻辑值。5.根据权利要求1-4中任一权利要求所述的装置，其特征在于，所述存储信息检测单元包括:施密特反相器、开关和熔丝； 所述熔丝的一端接地，所述施密特反相器的输入端与所述检测节点连接，其输出端与所述逻辑控制单元连接；所述施密特反相器的输入端与所述检测节点的连接点分别与所述开关的一端以及所述熔丝的另一端连接，所述开关的另一端接电源；所述施密特反相器与所述开关受控于所述检测使用控制信号；或者， 所述熔丝的一端接电源，所述施密特反相器的输入端与所述检测节点连接，其输出端与所述逻辑控制单元连接；所述施密特反相器的输入端与所述检测节点的连接点分别与所述开关的一端以及所述熔丝的另一端连接，所述开关的另一端接地；所述施密特反相器与所述开关受控于所述检测使用控制信号； 通过所述检测使能控制信号控制形成电源流经所述熔丝到地的小电流导通路径，所述施密特反相器检测检测节点的电压，并输出所述第二信息。6.根据权利要求1-4中任一权利要求所述的装置，其特征在于，所述存储信息检测单元包括:可控电流源、比较器和熔丝； 所述熔丝的一端接地，所述可控电流源的输入端接电源，其输出端连接到所述检测节点；所述可控电流源的输出端与所述检测节点的的连接点分别与所述熔丝的另一端及所述比较器输入端的一端连接，所述比较器输入端的另一端连接基准参考电压，其输出端与所述逻辑控制单元连接；所述比较器与所述可控电流源受控于所述检测使能控制信号；或者， 所述熔丝的一端接电源，所述可控电流源的输出端接地，其输入端与所述检测节点连接；所述可控电流源的输入端与所述检测节点的连接点分别与所述熔丝的另一端以及所述比较器输入端的一端连接，所述比较器输入端的另一端连接基准参考电压，其输出端与所述逻辑控制单元连接；所述比较器与所述可控电流源受控于所述检测使能控制信号；7.根据权利要求1-4中任一权利要求所述的装置，其特征在于，所述存储信息检测单元包括:可控电阻、开关、比较器和熔丝； 所述熔丝一端接地，所述可控电阻的一端与所述检测节点连接，其另一端通过开关与电源连接，所述可控电阻的一端与所述检测节点的连接点分别与所述熔丝的另一端以及所述比较器输入端的一端连接，所述比较器输入端的另一端连接基准参考电压，其输出端与所述逻辑控制单元连接；所述比较器与所述可控电阻受控于所述检测使能控制信号；或者， 所述熔丝一端接电源，所述可控电阻的一端端连接到所述检测节点，其另一端通过开关与地连接，所述可控电阻的一端与所述检测节点的连接点分别与所述熔丝的另一端及所述比较器输入端的一端连接，所述比较器输入端的另一端连接到基准参考电压。所述比较器与所述可控电阻受控于所述检测使能控制信号。8.根据权利要求1所述的装置，其特征在于，所述逻辑控制单元具体用于， 在执行烧写时，关闭与烧写无关的功能单元，等待所述熔断控制单元执行所述烧写过程；或者， 在不执行烧写时，控制所述存储信息检测单元读取所述存储单元阵列中的所述第二信息，并输出所述第二信息。9.一种模拟集成电路，其特征在于，包括:所述权利要求1的装置。
【专利摘要】本实用新型涉及一种用于校准模拟集成电路的装置。其装置包括：熔断控制单元接收用于校准模拟集成电路的第一信息，在逻辑控制单元的烧写使能信号的控制下，输出熔断信号；存储单元阵列根据熔断信号，存储第二信息，通过检测节点输出第二信息；存储信息检测单元根据逻辑控制单元的检测使能控制信号，通过检测节点读取存储的第二信息；逻辑控制单元用于向熔断控制单元输出烧写使能信号，及向存储信息检测单元输出检测使能控制信号，并判断第二信息和第一信息是否一致，确定是否烧写成功；在模拟集成电路工作期间，输出存储的第二信息。本实用新型通过设置模拟集成电路中存储单元阵列的值来校准其性能，进而减小工艺偏差对电路性能产生的影响。
【IPC分类】G11C17/18
【公开号】CN204904843
【申请号】CN201520705785
【发明人】陈晓龙, 林建辉, 沈煜
【申请人】英特格灵芯片(天津)有限公司
【公开日】2015年12月23日
【申请日】2015年9月11日