专利名称：金属层或金属硅化物层结构化法以及用该法制造的电容器的制作方法
技术领域：
本发明涉及金属层或金属硅化物层结构化的方法以及在集成半导体电路内高ε介质或铁电电容器。
传统的微电子存储元件(DRAM)包含一只电容器，其内以电荷形式存放应储存的信息。大多具有介电常数最高约为8的氧化硅层或氮化硅层作为电容器材料。为了缩小存储电容器以及为了制造非易失存储器(FeRAM)需要具有显著较高的介电常数的“新型的”电容器材料(介电体或铁电体)。
在W.Bnlein所写论文“Neue Dieleektrika für Gbit-Speicherchips(千兆位存储器芯片用的电介质)Phys.B1.55(1999)，51-53页，描述了一些这里适用的电容器材料Pb(Zr，Ti)O3[PZT]，SrBi2Ta2O9[SBT]，SrTiO3[ST]和(Ba，Sr)TiO3(BST)。
在应用这种新型的高ε介电体/铁电体时出现困难，使得传统的电极材料Si不再可以使用，因为它与在介电体/铁电体淀积或退火时所需的氧化气氛不兼容。
首先作为电极材料可以考虑足够惰性的金属和金属硅化物。然而这种层的结构化迄今为止仍是远未解决的问题，因为眼下还没有适用于清除这种层的腐蚀气体。
在S.Mantl的论文“Silicid-Mikrostrukturen durch lokaleOxidation(通过局部氧化产生的硅化物-微结构)Phys.B1.51(1995)951-953页，提出为了由金属硅化物制造隐埋的印制导线和台面结构，通过层的局部氧化产生硅化物层的结构化。反之，例如从US 5,401,677获悉硅化铂的形成方法。
在US 5,561,307描述了一种在集成电路内的铁电电容器，其基极通过RIE(反应离子蚀刻)工艺形成。然而RIE工艺显示对掩模材料和铂底层不满意的选择性，并且不允许制造具有良好确定边缘轮廓的基极。
本发明的任务是提供一种金属层或金属硅化物层结构化的方法，该方法以技术上简单的方式，例如使在集成电路内制造具有金属或金属硅化物电极的高ε介电体或铁电体电容器成为可能。此外，本发明的目的在于，制造具有包含良好确定边缘轮廓的金属电极或金属硅化物电极的高ε介电体或铁电体电容器。
本任务通过权利要求1，7和14的特征解决。
总体上本发明基于，未结构化金属层或金属硅化物层-由这种层例如应形成电容器的基极-不希望要的区域被隐埋在氧化物层下，来代替如迄今为止常用的通过物理或化学工艺去除。
为此目的，根据本发明首先产生具有应形成的结构化金属层的图案(预结构化基层区)的结构化层。因为由通常的技术上容易处理的层材料(Si，尤其在隐埋层区的多晶硅；例如在基层区的SiO2)组成的结构化层是可实现的，所以用通常的平面型技术方法(层淀积法；通过光刻和蚀刻技术的层结构化)该层的产生毫无问题是可能的。
最好预结构化的基层区具有对应结构化的金属层(金属区)相同结构。即基层区用作应形成的金属区域的掩模，该金属区域应通过金属层结构化建立。
根据本发明的第一观点，在结构化层之上沉积一个金属层。不希望要的、侧向处在基层区之外的金属层区被形成硅化物，并且随后通过在结构化层内氧化“隐埋”。
按此方式，可以形成结构化的金属层，该金属层遍及整个平面由金属形成并用作电极、金属化或印制引线。
尤其是结构化的金属层包含结构化的金属区域，该金属区域对基极层区基本上是结构上相同的，即基极层区的外轮廓与结构化金属区域的轮廓适配。这时所建立的金属区域与处于侧向并隐埋的金属硅化物段不同，其位置不变，然而，却也可以局部地或完全地硅化。
但是在淀积金属层时也存在建立局部或整个面积地由金属硅化物形成的结构化金属区域的可能性。在这种情况下即使在基层区之上的区域(例如在基极轮廓内)也硅化，其中，仍然需要注意这些硅化区域未被氧化，并因此也“隐埋”。
应制作的结构化金属区域的电接触主要通过在基层区内提供的、由硅、特别是多晶硅形成的导电引线结构。在这种情况下，在引线结构和金属层之间，合适地淀积导电壁垒层，用于防止通过引线结构产生的金属层硅化以及防止引线结构的氧化。即使在预先考虑Si引线结构情况下，这可以例如以基极形式产生整个平面由金属形成的金属区域。此外，结构化的金属区域也可以事后通过例如在复盖金属区域的绝缘层内引进的接触结构进行接触。
主要在基层区之上的区域内的淀积的金属层上和至少在稍后提供金属层硅化的地方产生一氧化物掩模用于防止这类硅化的金属层区域的氧化。由此可以可靠地消除在基极轮廓内硅化的金属区域的氧化和“隐埋”。
结构化层的隐埋层区主要至少形成金属层厚的一倍。随后隐埋层区具有足够大的深度，以便保证在基层区上的位置确定的金属区域及其相邻的隐埋的金属硅化物层段之间可靠地断开电和机械接触。
根据本发明的第2观点，在结构化层上产生金属硅化物层。
根据在这种情况已经提供的硅化，为了金属硅化物层的结构化，只需要对不希望要的外层区域氧化。形成主要遍及整个面由金属硅化物构成的金属硅化物区域(例如电容器的基极)。
因为在这里与本发明第1观点不同，随着其相应的厚度增加不会发生金属层的硅化，如果结构化层的隐埋层区比金属硅化物层厚，就行。尤其是它可以相当于金属硅化物层厚度的一倍。
在本发明的两种观点情况下具有优点可实施的措施的特征为，重新除去在隐埋层区内氧化时、在隐埋的金属硅化物层段之上形成的、在金属或金属硅化物区域的、侧壁区的氧化物层。这可以实现，使暴露的侧壁区域用于制造例如电容器。由此可以显著提高基极的有效(即可与高ε介电体或铁电体接触)面积并因此也显著提高电容器电容。金属层或金属硅化物层的足够的层厚的前提可以制造其垂直基极面积超过水平基极面积的电容器。
上述的垂直尺寸的充分利用，通过本发明成为可能的结构化层的、区域结构的、位置准确并且轮廓确定的、向金属层或金属硅化物层上的转换，及通过高ε介电体或铁电体的应用引起的电容上升效应有利于显著降低在集成电路内电容器占地面积。因此能够达到例如存储单元的较高的集成密度。
本发明的其它有利的扩展在从属权利要求内叙述。
本发明依靠两实施例参考附图详细说明如下，其中，金属层的结构化用于形成电容器的基极。然而本发明并不限于此，而例如在制造金属化时也可以应用。
这些附图是
图1示出在根据第1实施例制造电容器时半导体层序列的简图；图2示出在完成引线结构和金属层淀积后的图1所示的层序列；图3示出在金属层局部硅化后的图2所示的层序列；图4示出在硅化的金属层段氧化后的图3所示的层序列；图5示出在根据第2实施例制造电容器时层序列的简图；图6示出所希望的金属硅化物层段局部氧化后的图5所示的层序列。
图1示出通过Si半导体衬底1(晶片)的局部剖面图，在衬底1之上建立层序列2.1。Si半导体衬底1可以是例如P掺杂的。在半导体衬底1内形成n+掺杂的漏极区3，该区与n+掺杂的源极区4经处于其间的由衬底材料制成的沟道5分离。
薄栅极氧化物层6处在沟道5之上。多晶硅栅极7在栅极氧化物层6上淀积。场区氧化物8，通常借助LOCOS技术(硅的局部氧化)制造，使上述N沟道MOS晶体管3，4，5，6，7与未图示的相邻晶体管相间隔。
也可以在半导体衬底1内/上制造另外的单片半导体功能元件(例如双极晶体管)取代晶体管3，4，5，6，7。这类半导体结构的制造是众知的，因此在下面不详细说明。
在Si半导体衬底1上有复盖氧化物层9，它在本实施例形成衬底9。在此衬底9上安排结构化层10。结构化层10具有在漏极区3上垂直安排的基层区11和侧面包围基层区11的隐埋层区12。
基层区11通常由氧化硅形成，而隐埋层区12由硅形成，尤其是由多晶硅形成。然而其它对硅化有充分惰性的材料也可以用于基层区11。
基层区11的侧面尺寸相当于电容器应制成的基极所希望的水平尺寸。换言之，结构化层10的分区图案是应制造的基极结构的图形。
随后，以示例方式说明层序列2.1制造的工艺控制。除了上述工艺步骤之外，许多可供选择的和/或另外的工艺步骤是可能的。
复盖氧化物层9的淀积主要通过TEOS(原硅酸四乙酯)法或PECVD(等离子体增强CVD)法实现。其它方法(例如硅烷氧化物法，LTO(低温氧化物)法，SAVCD(低压VCD)法，HTO(高温氧化物))法视情况也是可以应用的。
在复盖氧化物层9上淀积通常的绝缘层，该层稍后(即在其结构化后)形成结构化层10。绝缘层主要也由SiO2形成，其中，在这种情况下，可以应用如形成复盖氧化物层9相同的层制造法和相同的工艺步骤。
在以后的工艺步骤中，在绝缘层(或在必要时(材料)相同的复盖氧化的层9内)形成用于隐埋层区12的沟槽13。为此，通常的光刻和刻蚀技术方法也可应用。
随后，该沟槽13充填多晶硅，由此形成隐埋层区12。多晶硅的淀积主要借助低压CVD法实现。
接着，进行淀积的多晶硅层的均匀反刻蚀。另可选择地或在多晶硅反刻蚀之外还可以进行CMP(化学机械抛光)平面化。
在上述工艺步骤之后呈现具有表面侧基本上平坦的结构化层10的图1所示的结构。
图2示出在稍后的工艺时刻的层序列2.2的结构。
在结构化层10的上面淀积由Pt，Ir，Ru，Os，Ti，Co或其它合适的电极金属构成的通常的金属层14。在金属层14上有氧化掩模15，它例如由Si3N4形成，而且其周围轮廓与基层区11的周围轮廓基本上相同。
基层区11在其中央区域被导电引线结构16(所谓“插塞”)穿过，在这里所述的例子，“插塞”由钨构成。引线结构16也穿过复盖氧化物层9，并且在漏极区3和金属层14之间产生电连接。
用于产生图2所示层序列2.2的工艺步骤包含在结构化层10内刻蚀接触通孔17，复盖氧化物层9，用引线结构16(钨)的材料填充接触通孔17，结构化层10的表面进行不同的HF和/或溅散净化步骤，淀积金属层14和氧化掩模15的淀积和结构化。
随后，在硅化工艺的框架内，将结构化层10的区域图案变换为金属层14。硅化工艺在保护气体环境(惰性气体)内的热作用下进行。结果达到在直接处于结构化层10的隐埋层区12之上的段内金属层14被硅化(参阅图3的层序列2.3)。
因为这时形成的金属硅化物层段18具有约为金属层14的厚度的一倍，以至于它在下侧方向突入沟槽13内。
对于由多晶硅形成的引线结构16(未图示)的情况，在引线结构16之上的区域内也发生金属层10的硅化。因为金属硅化物(例如CoSi2，TiSi2，PtSi)具有足够好的导电性，为了也可以作为电极材料用，这可以是完全可接受的或者甚至是所希望的。然而如果不顾多晶硅引线结构16应当产生整个面由金属形成的电容器基极，则存在可能性，使得在一个先前的工艺步骤内，在引线结构16和金属层14之间提供导电壁垒层，防止金属层14硅化和防止引线结构16氧化。随后必要时也可以不要氧化掩模15。
通常也在由W构成的引线结构16情况下，在引线结构16和金属层14之间应用壁垒层用于防止引线结构16氧化。
金属层的结构化14通过金属硅化物层段18在另一退火工艺内进行氧化。氧化在约900℃下湿空气内进行约45分钟。
在氧化时硅从隐埋层区12通过金属硅化层段18扩散，并且在金属硅化层段18上形成二氧化硅层。由此金属硅化物层段18移到入隐埋层区12内，即它“隐埋”其内。在金属硅化物层段18“隐埋”时，对其处在基层区11上的金属层14电和机械接触脱开；因此基极19根据图4示出的层序列2.4得到实现。金属硅化物层段18的“隐埋”的准确机理已经在引用的S.Mantl的论文(Phys.B1.51(1995)，951-953页)内描述，这里完全涉及其公开的内容。
顺便指出，在图1-4示出的工艺过程中氧化掩模15也可以放弃，因为在基层区11之上存在未硅化，可氧化的金属层区域。然而如果由多晶硅构成的引线结构15未用处于其上的壁垒层，则氧化掩模15是必须的。
通过金属硅化物层段18的隐埋，至少对该周长轮廓大体相同的、用作应形成的电容器基极19的金属区域19留在基层区11上。在制造基极19之后，进行各向同性的SiO2反刻蚀，用于暴露其侧壁19b，19c，只要这也应当用作电极面。
在另一步骤中，氧化掩模15(如果存在)用湿化学法或等离子体化学法去除，使基极19的复盖侧的表面19a暴露。
随后在暴露的壁区19a，19b，19c之上，以未示出的方式淀积高ε介电体或铁电体，例如PZT，SBT，ST或BST。在淀积的高ε介电体/铁电体之上以同样未示出的方式淀积相对的电极，该相对电极由与基极19相同材料构成。
图5示出本发明第2实施例的层序列200.3的视图。相应于第1实施例(图1-4)的部分用同一参考符号表示。层序列200.3与图3示出的层序列2.3的区别主要仅在于，用金属硅化物层114淀积到结构化层10上来代替金属层14，以及提供氧化掩模115(例如由Si3N4构成)，该掩模，除了(垂直地)处于隐埋层区12之上的金属硅化物层114段118之外，完全遮盖它。
如果引线结构16由多晶硅形成，并且在引线结构16和金属硅化物层114之间不存在壁垒层，则该(垂直地)处于基层区11之上的氧化掩模115是必须的。然而由于保护引线结构16的原因，其应用通常是值得推荐的。
金属硅化物层114可以由CoSi2，TiSi2，PtSi或其它技术上合适的金属硅化物形成。它可以例如通过硅靶的溅射或通过金属层和硅层的叠层方式的溅射到结构化层10上，以及通过随后的退火工艺产生。
在氧化掩模115沉积和结构化后，在提高的温度下在氧或水蒸汽气氛内进行氧化工艺。工艺参量可以如在第1实施例所述选择。在暴露的金属硅化物层段118上如前所述形成由氧化硅构成的层，而且段118移入沟槽13内。
如果结构化层10的层厚比金属硅化物层114的层厚，则这里也可以导致在金属硅化物层段118和其余的金属硅化物层114之间接触的脱开。
图6示出图5所示的结构在完成的氧化工艺之后具有“隐埋”金属硅化物层段118和结构化基极119(层序列200.4)，在这里它表示金属硅化物区域119。用于形成电容器的其它工艺根据有关第1实施例已述的方法流程进行。
在两实施例中隐埋的金属硅化物层段18，118以合适方式可以额外地用作集成电路的印制导线。
权利要求
1.金属层结构化方法，具有以下步骤—在衬底(9)上产生一结构化层(10)，其中，结构化层(10)具有一个预结构化基层区(11)以及一个侧向包围基层区(11)的由硅，尤其是由多晶硅构成的隐埋层区(12)；—把金属层(14)沉积到结构化层(10)上；—对金属层(14)硅化至少在处于隐埋层区(12)内的段(18)，使得在那里形成金属硅化物层段(18)；—氧化处在隐埋层区(12)的金属硅化层段(18)，其中它向结构化层(10)的隐埋层区(12)内移动，使得至少金属区域(19)留在基层区(11)上。
2.根据权利要求1所述的方法，其特征为，在基层区(11)内，形成接触金属层(14)的、由金属尤其是由钨构成的导电引线结构(16)。
3.根据权利要求1所述的方法，其特征为，—在基层区(11)上形成接触金属层(14)的、由硅，尤其是由多晶硅构成的导电引线结构(16)，以及—在引线结构(16)和金属区域(19)之间淀积导电壁垒层用于防止通过引线结构(16)金属区域(19)硅化，以及防止引线结构(16)的氧化。
4.根据前述权利要求之一所述的方法，其特征为，在基层区(11)上的区域里在淀积的金属层(14)上以及至少在稍后提供金属层(14)硅化处，产生氧化掩模(15)用于防止这类硅化的金属层区域的氧化。
5.根据前述权利要求之一所述的方法，其特征为，结构化层(10)的隐埋层区(12)至少形成为金属层(14)厚度的一倍。
6.根据前述权利要求之一所述的方法，其特征为，金属层(14)由铂或铱构成。
7.金属硅化物层的结构化方法，具有步骤—在衬底(9)上产生结构化层(10)，其中，结构化层(10)具有预结构化的基层区(11)和侧向包围基层区(11)的、由硅，尤其由多晶硅构成的隐埋层区(12)；—在结构化层(10)上产生金属硅化层(114)；—至少在隐埋层区(12)的一段(118)内氧化金属硅化层(114)，使得在那里金属硅化层(114)移入结构化层(10)的隐埋层区(12)内，其中，至少涉及基层区(11)的相同结构的金属硅化物区域(119)留在基层区(11)上。
8.根据权利要求7所述的方法，其特征为，金属硅化物层(114)通过相应的金属硅化物的直接淀积，尤其是通过金属硅化物靶的溅射产生。
9.根据权利要求7所述的方法，其特征为，金属硅化物层(114)通过交替地淀积金属层和硅层以及随后的退火工艺产生。
10.根据权利要求7到9之一所述的方法，其特征为，氧化掩模(115)淀积到基层区(11)之上区域内的金属硅化物层(114)上。
11.根据权利要求7到10之一所述的方法，其特征为，结构化层(10)的隐埋层区(12)比金属硅化物层(114)厚，尤其是约为金属硅化物层(114)厚度的一倍。
12.根据前述权利要求之一所述的方法，其特征为，至少重新除去，在金属区域(19)的侧壁区域内，或金属硅化物区域(119)内，在氧化时在隐埋的金属硅化物层段(18，118)上隐埋层区(12)内形成的氧化物层。
13.根据前述权利要求之一所述的方法，其特征为，至少在金属区域(19)或在金属硅化物区域(119)上淀积含金属氧化物的层，用于形成具有铁电特性或高ε介电体的电容器。
14.在具有由金属和/或金属硅化物构成的基极(19，119)的集成半导体电路内的高ε介电体电容器或铁电体电容器，其特征为，—电容器的基极(19，119)建立在结构化层(10)上，该层在基极(19，119)之下具有基层区(11)，并且与其邻接具有侧向处于基极(19，119)的轮廓外的、由Si，尤其是多晶硅构成的隐埋层区(12)，以及—在隐埋层区(12)内包含在基极(19，119)结构化时在那里隐埋的金属硅化物层段(18，118)。
15.根据权利要求13所述的高ε介电体或铁电体电容器，其特征为，隐埋的金属硅化物层段(18，118)用作集成半导体电路的印制导线。
16.根据权利要求13或14所述的高ε介电体或铁电体电容器，其特征为，集成的半导体电路包含与电容器的基极(19，119)电接触的晶体管(3，4，5，6，7)。
全文摘要
在高ε介电体/铁电体电容器制法中,产生具有中央基层区(11)和侧向包围它并填充Si的沟槽(13)的结构化层(10)。在其上淀积金属层(14),并经填充Si的沟槽(13)硅化。通过硅化的金属层段(18)的氧化,它移入沟槽(13)内,其中在基层区(11)上形成基极(19)。
文档编号H01L21/8246GK1349658SQ00806830
公开日2002年5月15日 申请日期2000年4月20日 优先权日1999年4月27日
发明者V·魏因里希, G·欣德勒, C·马祖雷－埃斯佩约 申请人:因芬尼昂技术股份公司