专利名称：用共溅射法沉积赫斯勒合金薄膜的方法
技术领域：
本发明涉及一种沉积赫斯勒(Heusler)合金薄膜的方法，更具体地，涉及一种通过利用同时进行共溅射沉积构成赫斯勒合金薄膜的材料来形成具有改良性能的赫斯勒合金薄膜的方法。
背景技术：
磁随机存取存储器(MRAM)是一种非易失性存储器件，它是一种利用基于纳米磁体的特殊自旋相关电导现象的磁阻效应的固体磁存储器。此MRAM使用了巨磁阻现象或隧道磁阻现象，该巨磁阻现象因作为电子自由度的自旋对电子输运具有极大的影响而发生。
巨磁阻涉及一种现象，在该现象中，在铁磁物质/金属非磁性物质/铁磁物质的布置中铁磁物质之间的自旋相同地和相反地排列时，电阻上的差异产生。隧道磁阻涉及一种现象，在该现象中，当铁磁物质/绝缘体/铁磁物质的布置中两个铁磁层上自旋相同排列时，电流传输比当自旋相反排列时变得更容易。在利用巨磁阻现象的MRAM情形下，因磁化方向导致的电阻值之差较小，因此电压值之差不可能大。此外，与GMR层结合以构成一单元的MOSFET的尺寸大。因此，对利用TMR层的MRAM的实际应用的研究已得以广泛开展。
在这种MRAM中获得具有高磁阻(MR)率的磁阻器件是非常重要的。公知的是，MR率直接与磁性薄膜的自旋极化相关。公知的是，CoFe的约60％的MR率是当前最大的值。在20世纪80年代，已经在理论上预见并在实验中验证了100％的自旋极化，在该极化中，赫斯勒合金中对电导有贡献的电子自旋仅在一个方向上存在。已经作出了诸多尝试以将这种特性应用到自旋器件(spintronics device)上，但是却非常难于将赫斯勒合金做成薄膜。
通常，赫斯勒合金通过溅射法，利用分子束外延(MBE)或在芯片放置在一靶上的状态下得以沉积。然而，制造赫斯勒合金薄膜的这种传统方法还不够，因为产量的问题和成分控制的问题。溅射的效率在沉积通常的合金薄膜时是得到广泛认可的。然而，赫斯勒合金具有脆性，因此难以将赫斯勒合金制成靶。
发明内容
为了解决上述问题，本发明的目的是提供一种高效制造赫斯勒合金薄膜的方法，该薄膜可应用于MRAM的TMR单元结构。
因此，为了实现以上目的，提供一种通过利用一沉积装置的共溅射制造赫斯勒合金薄膜的方法，该薄膜具有常规的结构式X2YZ或XYZ，该沉积装置具有放置在反应室中一基板台上的基板、以及放置在远离该基板的靶架上的靶。此处，赫斯勒合金薄膜的各组元以单靶和双合金靶中的一种的形式放置在该靶架上。
基板台维持在约200-500℃的温度。反应室维持在10-2-10-3Torr(乇)的真空。
通过结合附图对本发明优选实施例进行详细介绍，本发明的以上目的和优点将变得更清晰，其中图1A和1B是根据本发明的用于沉积赫斯勒合金薄膜的溅射系统的示意性横截面视图和平面视图；图2A至2D是用VSM对根据本发明的通过改变基板温度制造的赫斯勒合金薄膜进行测试所得到的磁性能的曲线图；图3A和3B是在基板温度的基础上，对根据本发明的通过改变基板温度制造的赫斯勒合金薄膜进行测试所得到的磁性能的曲线图；以及图4是一曲线图，显示了对根据本发明的通过改变基板温度制造的赫斯勒合金薄膜进行测试得到的X射线衍射谱。
具体实施例方式
在根据本发明的通过共溅射制造赫斯勒合金薄膜的方法中，构成赫斯勒合金薄膜的每个组元以单靶的形式得以溅射。
赫斯勒合金的一般结构式为X2YZ。此处，X为诸如Co或Cu的一种金属，Y为Mn，Z为3A族或4A族的诸如Al、Si、Ga、Ge、Sn或Sb的一种非磁性物质。此外，还有诸如PtMnSb或NiMnSb的具有XYZ结构式的准赫斯勒合金。
制造赫斯勒合金薄膜的方法将参照图1A和1B说明。图1A是一根据本发明的用于通过共溅射制造赫斯勒合金薄膜的溅射系统的示意性横截面视图。图1B是各个单靶的平面视图，各单靶是构成赫斯勒合金薄膜的组元，且放置在靶架上。构成赫斯勒合金薄膜的组元，例如Cu、Mn、Al靶13a、13b和13c，放置在溅射系统的反应室10内的靶架14上。在沉积条件基于组元进行设置后，在基板11上沉积CuMnAl合金。此处，CuMnAl合金可以由诸如CuMn、CuAl和MnAl的双合金中的一种与诸如Cu、Mn和Al中的一种形成。
为了沉积赫斯勒合金薄膜的组元，通过控制沉积速率，可以使用通常的溅射装置和放电气体。
下文将更详细地说明根据本发明的制造赫斯勒合金薄膜的方法的一实施例。
首先，构成赫斯勒合金薄膜的单靶13a、13b和13c设置在靶架14上。基板12放置在基板台11上。此处，溅射系统的反应室10的内部保持在预定的真空度下。此内部真空度通常为约7×10-10Torr。例如Ar的放电气体供给至反应室10内。此处，真空度在10-3-10-2Torr范围内。真空泵和放电气体供给装置运行，以维持一预定的真空度。基板12维持在约200-500℃的温度，且基板台11以预定的速度旋转。此处，基板12和靶13a、13b和13c之间的距离取决于溅射系统的种类，且通常在5-20cm的范围内外。此过程与通常的溅射过程相同。
在基板台11和靶架14之间施加电压，以使放电气体成为等离子体。结果，构成赫斯勒合金薄膜的组元沉积到基板12上。此处，Cu的沉积速率为83/min，Mn的沉积速率为44/min，Al的沉积速率为57/min。在根据本发明的制造赫斯勒合金薄膜的方法中，如果赫斯勒合金薄膜的组元的沉积速率低，则可以形成具有优异性能的赫斯勒合金薄膜。这取决于溅射系统的种类。
图2A至2D是显示用VSM装置测量的，根据本发明的通过基于基板温度改变的共溅射制造的赫斯勒合金薄膜的磁性能的曲线图。
图2A中，赫斯勒合金薄膜在具有约200℃的温度的基板上沉积约20分钟。此处，可以看出，赫斯勒合金薄膜不具有可用于MRAM的磁性能。图2B中，赫斯勒合金薄膜在具有约250℃的温度的基板上沉积约20分钟。此处，可看出，与在约200℃的温度沉积的赫斯勒合金薄膜相比，该赫斯勒合金薄膜具有明显的磁性能和显著增加的磁化值。图2C中，赫斯勒合金薄膜在具有约300℃的温度的基板上沉积约20分钟。可以看出，此赫斯勒合金薄膜具有比图2B中的赫斯勒合金薄膜大的磁化值。图2D中，赫斯勒合金薄膜在具有约400℃的温度的基板上沉积约20分钟。可以看出，赫斯勒合金薄膜具有最大的饱和磁化值。
此处，赫斯勒合金薄膜沉积中的基板和靶之间的距离为约10cm。沉积每个赫斯勒合金薄膜时，仅基板的温度变化，而其它条件相同。于是，沉积在基板上的赫斯勒合金薄膜是相同的。
图3A和3B是显示根据本发明的基于基板温度的赫斯勒合金薄膜的Ms/Area值和Mr/Ms值的曲线。此处，Ms值代表饱和磁化值，Mr值代表剩余磁化值，Area代表基板的面积。参照图3A和3B，可以看出，磁性能随温度的升高得以更多地提高。在约250℃温度的基板上沉积的赫斯勒合金薄膜的磁性能远高于在约200℃温度的基板上沉积的赫斯勒合金薄膜。赫斯勒合金薄膜的磁性能随基板温度的增加而改善。在约350℃温度的基板上沉积的赫斯勒合金薄膜的磁性能没有随基板温度增加而明显提高。图4是一曲线图，显示了对根据本发明的通过改变基板温度制造的赫斯勒合金薄膜进行测试得到的X射线衍射谱。赫斯勒合金薄膜的基于加工温度的性能将参照图4更详细地说明。图4中，在约33、62和68度附近出现的峰代表硅基板的特征峰。在约26度附近出现的峰代表超晶格峰。在约42度附近出现的峰代表显示赫斯勒合金的晶体结构中组元无序的峰。此处，在y轴方向上，基板温度分别为250、300和400℃时的强度值转换成百分制，以方便比较。也即，除特征峰以外的背底强度值几乎相同。通常，如果出现超晶格峰，则公知的是，作为磁性薄膜，赫斯勒合金薄膜具有优异的性能。此处，约26度附近的超晶格峰随基板温度增加而突出出来，约42度附近的显示赫斯勒合金薄膜的晶体结构的无序的峰降低。
根据本发明，易于制造具有优异磁性能的赫斯勒合金薄膜。共溅射沉积法可以根据构成赫斯勒合金薄膜的组元和成分的变化而改变。赫斯勒合金薄膜可以获得诸如高MR率的特性，因此便于在MRAM的制造中使用。结果，可以制备具有优异效率的MRAM。在MRAM的制造中，可以提高均度公差、可靠性和产量。此外，如果赫斯勒合金薄膜用于MRAM的磁阻存储器件，则信噪比(S/N)和感应极限提高，且因MR率的偏压相关度导致的MR率的减小可以降低。
权利要求
1.一种通过利用一沉积装置的共溅射制造赫斯勒合金薄膜的方法，该薄膜具有结构式X2YZ和XYZ中的一种，该沉积装置具有放置在反应室中一基板台上的基板、以及放置在远离该基板的靶架上的靶，其中，赫斯勒合金薄膜的各组元以单靶和双合金靶中的一种的形式放置在该靶架上。
2.如权利要求1所述的方法，其中，基板台维持在约200-500℃的温度。
3.如权利要求1所述的方法，其中，反应室维持在10-2-10-3Torr的真空。
4.如权利要求1所述的方法，其中，基板和靶之间的距离在约5-20cm的范围内。
5.如权利要求1所述的方法，其中，在赫斯勒合金薄膜的结构式X2YZ中，X为Co、Cu、Ni、Fe基金属中的一种，Y为Mn或Ti，Z为Al、Si、Ga、Ge、Sn和Sb中的一种，该Z为3A族和4A族之一种的一非磁性材料。
6.如权利要求1所述的方法，其中，赫斯勒合金薄膜的结构式XYZ为PtMnSb和NiMnSb中的一种。
全文摘要
本发明公开了一种用共溅射法沉积赫斯勒合金薄膜的方法。通过利用一沉积装置的共溅射,该赫斯勒合金薄膜具有通常的结构式X2YZ或XYZ,该沉积装置具有放置在反应室中一基板台上的基板、以及放置在远离该基板的靶架上的靶。赫斯勒合金薄膜的各组元以单靶和双合金靶中的一种的形式放置在该靶架上。因此,易于制造具有优异磁性能的赫斯勒合金薄膜。
文档编号H01F41/18GK1422977SQ0212868
公开日2003年6月11日 申请日期2002年8月12日 优先权日2001年12月7日
发明者金起园, 朴玩濬, 金泰完, 宋利宪, 朴祥珍 申请人:三星电子株式会社