专利名称：包含薄膜晶体管的电子器件的制作方法
技术领域：
本发明涉及包含绝缘衬底例如玻璃或绝缘聚合物衬底上的薄膜晶体管(TFT)的电子器件。该器件可以是例如有源矩阵液晶显示器(AMLCD)或其它平板显示器。
许多年以来，人们对开发具有玻璃和/或其它廉价绝缘衬底上的TFT的薄膜电路用于大面积的电子应用一直有非常大的兴趣。由非晶或多晶半导体膜制造的这种TFT可以形成例如在美国专利US-A-5130829(我方参考PHB 33646)中描述的平板显示器的有源板上的单元矩阵的开关元件。
通过连续淀积不同材料的层形成TFT。光刻工艺典型地规定了TFT的沟道长度。通常优选较短的沟道长度用于提高器件的开关速度。在大面积应用的TFT的制造中，工艺步骤的分辨率必须在相应的大面积衬底上被保持。目前可用于在玻璃板上的AMLCD制造的光刻机只能够制造这样的TFT阵列，其中TFT的沟道长度为5μm或更大。同时由这些机器形成的器件适合于目前的显示器中的开关器件，为了更经济有效地、更特殊地制造用于例如液晶电视应用的器件，就需要采用低分辨率的构图技术例如印刷。然而，目前这些技术不能生产具有适合性能的TFT。
进行具有亚微米沟道长度的TFT的相关研究也已经表明器件承受大的关态电流。在IEEE Transactions on Electron Devices，第36卷，12期，12月1989年中由Y.Uchida等人的标题为“短沟道a-Si薄膜MOS晶体管”的论文中注意到这个问题。如果采用这种器件作为AMLCD的开关元件，就会导致劣质的余象(image retention)。
已经提出，垂直TFT可以提供一种在大面积之上提供较短沟道长度的实践方法，其中沟道相对于衬底基本上垂直延伸。在这种器件中沟道的长度不受任何光刻工艺限制，而受一个或多个器件层的厚度限制。然而，已经观察到与短沟道横向TFT相关的上述相同的问题。例如在Mat.Res.Soc.Symp.Proc.，118卷(1988)，219-224页中出版的H.Okada等人的“a-Si垂直型MOSFET的改进的关态特征(ImprovedOff-characteristics of a-Si Vertica-type MOSFETs)”中就讨论了这个问题。
本发明的一个目的是提供一种包含显示改善了的操作特性的TFT的电子器件。
本发明提供一种包含TFT的电子器件，该TFT包括邻接半导体材料层的绝缘的栅极，用于控制源区和漏区之间的半导体层中的导电沟道，其中晶体管的沟道区的长度是1μm或更小，沟道区中的半导体材料的迁移率小于0.2cm2/Vs。
在此采用的术语“迁移率”指除TFT中任何接触电阻的影响之外的TFT沟道区中的半导体材料的场效应迁移率。可以通过例如检测采用相同的半导体材料形成的但具有典型为50μm或更大的长沟道的TFT来测量这种迁移率，其中相对于沟道的电阻，接触电阻的影响非常小。
如上所述，就需要提高TFT的开关速度并因此就存在增加TFT中采用的半导体材料的迁移率的压力。然而，本发明的发明者认识到，在具有沟道长度小于1μm的晶体管中使用迁移率小于0.2cm2/Vs材料基本上提高了它的关态电流特性。因此可以在例如预定的这些范围内选择沟道长度和迁移率，使得栅极和漏极电压的极限，通过晶体管的漏电流就不超过预定的阈值。
TFT的开关速度与它的迁移率成正比并与它的沟道长度的平方成反比。因此，由短沟道晶体管的短沟道长度就弥补了在短沟道晶体管中采用低迁移率半导体材料对TFT速度的影响。例如，将晶体管的沟道长度从5μm减少到0.25μm，就是说，增加了400倍的开关速度，因此能够补偿迁移率的基本上的降低。
优选地，晶体管的沟道区的长度为大约0.75μm或更小，或更具体地为大约0.5μm或更小。
沟道区中的半导体材料的迁移率优选为大约0.15cm2/Vs或更小，或更具体地为大约0.1cm2/Vs或更小。
典型地，在现有的AMLCD中，最大可接受的漏电流为大约1pA。那就是，在显示器的正常操作期间，不希望TFT的关态电流超过该值，否则漏电流将导致显示器输出的严重降级。该阈值会稍微地依据与TFT相关的图象元件的特性而改变。
一旦与TFT相关的象素已经完全充电，TFT的源和漏之间的预定电压差(此后为“源漏极电压”)的典型值为大约10V。因此，对于TFT可接受的性能，在这些条件下应不超过最大关态电流阈值。类似地，在典型的AMLCD中的TFT可承受的最大的负的栅电极为大约-15V，因此在该极限TFT应不超过关态电流阈值。
在优选实施例中，晶体管是垂直晶体管。在解决短沟道晶体管中的额外关态电流泄漏的课题中，本发明解决了已经基本上阻止它们在实际中的应用的与垂直TFT相关的问题。
如上所述，由器件的一层或多层的厚度确定垂直TFT的沟道长度。采用目前的工艺技术，可以精确地将一层的厚度控制到大约0.1μm或甚至低到0.05μm。低于这些值，目前很难保证可靠层的厚度，特别是在大面积衬底之上的层的厚度。目前可用的工艺技术对横向TFT的沟道长度有类似的较低限制，利用低于0.1μm的长度，难于在大的面积上可靠地获得。
用于形成晶体管沟道的半导体材料可以包括非晶硅。非晶硅的迁移率可以选择0.01cm2/Vs一样低的迁移率或更小。可以采用纳米晶体硅(nanocrystalline)。此外，半导体材料可以包括可印刷的例如由硒化镉纳米晶体溶液淀积形成的无机材料。
在其它优选实施例中，半导体材料可以包括有机材料或更具体地包括聚合物材料。适合的有机半导体的实例是并五苯，而适合的聚合物半导体是聚-2，5-亚噻吩亚乙烯酯。如果根据本发明将器件制成为短沟道长度和低迁移率，其中晶体管主体由有机半导体形成，那么器件就可以提供可接受的关态电流性能。可以采用0.001至0.0001cm2/Vs一样低的迁移率的聚合物半导体。在进一步的优选实施例中，半导体材料可以包括有机-无机的混合材料。
垂直TFT易受采用低清晰度工艺制造的影响，因为沟道长度并不由具体层的精确构图规定，而由器件的一层或多层的厚度限定。本领域技术人员应当清楚，光刻是一种高清晰度工艺，同时低清晰工艺可以是印刷工艺例如凹版胶印(gravure-offset)印刷、油墨喷涂印刷或微分配(micro-dispensing)。因此，在克服与垂直TFT本身相关的问题上，本发明还能够制造短沟道垂直TFT，其并不需要利用昂贵的高清晰度工艺并具有对于大面积器件可接受的操作特性。
现在将利用实例并结合简要的附图和曲线描述TFT结构和本发明，其中
图1示出典型的横向TFT结构；图2示出垂直TFT结构；图3是具有不同迁移率的TFT的栅极电压相对于电流的曲线；图4是具有不同迁移率的TFT的沟道长度L相对于到达1pA的漏电流时的源漏极电压VSD的曲线；图5是不同漏极电压下达到1pA的漏电流时的TFT的沟道长度L相对于迁移率μ的曲线。
应当注意，图1和2是概略图并不按比例绘制。附图中为了清楚和方便示出在尺寸上这些附图的各部分的相关尺寸和比例已放大或缩小。
图1示出典型的横向背沟道蚀刻TFT结构，具体地，在绝缘衬底2上形成背沟道蚀刻TFT。它包括栅电极4和叠加的栅绝缘层6。在栅绝缘层6上设置半导体材料的岛8。在晶体管的导电沟道14的任一侧面上设置源电极和漏电极10和12形式的源区和漏区。在每个电极和半导体材料之间包含接触层16和18。由源电极和漏电极10和12的间隔规定导电沟道的长度20，典型地采用光刻构图源电极和漏电极。现有技术公知这种器件本身的结构和制造，因此将不再更详细地进行讨论。
图2示出垂直TFT结构，该结构是本申请人提交的共同未决的英国专利申请No.0111424.8的主题。因此在此结合该申请的内容。TFT包括在绝缘衬底24上形成的栅电极22。在栅电极之上依次设置栅绝缘层26和半导体材料的层28，导致在邻接栅电极22的边缘的半导体层中的台阶30。源电极和漏电极32、34之一在栅电极22和半导体层28之上延伸到台阶30的上边缘，同时另一个延伸直到台阶的根部。在源电极和漏电极之下设置接触层36和38。晶体管沟道40在源电极和漏电极之间延伸。本领域的读者应当清楚，在这种TFT结构中，沟道的长度42并不由光刻工艺规定，如在图1的TFT的情况下，而受衬底24之上的栅电极22的上表面的高度控制。
图3示出两个TFT的栅极电压相对于晶体管电流的图表。首先，线44表示具有0.8cm2/Vs的迁移率和1μm沟道长度的TFT的曲线。第二，由线46表示本发明的实施例的具有0.14cm2/Vs的迁移率和0.75μm沟道长度的TFT的曲线。在10V的源漏极电压下进行两组的测量。可以看出，在栅极电压为-15V时，线44表示大约3nA的关态电流，同时线46表示1pA以下的关态电流。由于第二器件的较低的迁移率，因此关态电流减少超过103倍。
图4示出当到达1pA的漏电流时由本发明者实验确定的具有不同迁移率的TFT的沟道长度L相对于漏极电压VD的图表。线50、52、54和56分别对应于具有迁移率为0.80、0.34、0.14和0.01cm2/Vs的TFT。可以看出，当迁移率降低时，达到漏电流阈值的漏极电压就增加。
采用图4中所示的结果，图5是不同漏极电压下达到1pA的漏电流的TFT的沟道长度L相对于迁移率μ的图表。10和15V的漏极电压分别对应于线60和62。这用于说明短沟道长度和低迁移率的结合，其提供不同的最大漏极电压下的可接受的TFT性能。
通过阅读本说明书，其它变化和修改将对本领域普通技术人员来说是明显的。这种变化和修改涉及在电子器件的设计、制造和使用中已经公知的等效和其它特征，这些电子器件包含薄膜电路、半导体器件和它的电子部件，以及可用于替代或补充在此已经描述的特征。
尽管在本申请文件中权利要求书已经阐述了特征的具体组合，应当理解，本发明公开的范围还包括它的明确的或暗含的或归纳的任何新的特征或在此公开的特征的任何新的组合，无论是否涉及任何权利要求中目前要求的相同发明，无论是否减少本发明所解决的任何或全部相同的技术问题。在独立的实施例的上下文中描述的特征还可以结合以便提供在一个单一的实施例中。相反地，在单一的实施例的上下文中简要地描述的特征还可以分别提供或提供在任何适合的再组合中。因此申请人提请注意，新的权利要求可以被表达为在本申请或由此得出的任何进一步的申请的实施期间的这些特征和/或这些特征的组合。
权利要求
1.一种包括薄膜晶体管的电子器件，该薄膜晶体管包括邻接半导体材料层的绝缘栅极，用于控制在源区和漏区之间的半导体层中的导电沟道，其中晶体管的沟道的长度为1μm或更小，沟道中的半导体材料的迁移率小于0.2cm2/Vs。
2.权利要求1的器件，其中晶体管的沟道的长度约为0.75μm或更小。
3.权利要求1的器件，其中晶体管的沟道的长度为0.5μm或更小。
4.任何一个前述的权利要求的器件，其中沟道中的半导体材料的迁移率为大约0.15cm2/Vs或更小。
5.权利要求1至3中任何一个的器件，其中沟道中的半导体材料的迁移率为大约0.1cm2/Vs或更小。
6.任何一个前述的权利要求的器件，其中晶体管是垂直晶体管。
7.任何一个前述的权利要求的器件，其中半导体材料包括非晶硅。
8.权利要求1至6中任何一个的器件，其中半导体材料包括纳米晶体硅。
9.权利要求1至6中任何一个的器件，其中半导体材料包括有机材料。
10.权利要求9的器件，其中半导体材料包括聚合材料。
11.权利要求1至6中任何一个的器件，其中半导体材料包括有机-无机混合材料。
12.任何一个前述的权利要求的电子器件的用途，其中在预定的源漏极电压阈值和预定的栅极电压阈值下通过晶体管的漏电流低于预定的阈值。
13.根据权利要求12的电子器件的用途，其中预定的漏电流阈值为1pA。
14.根据权利要求12或13的电子器件的用途，其中预定的源漏极电压阈值为10V并且预定的栅极电压阈值为-15V。
全文摘要
短沟道薄膜晶体管承受不可接受的高漏电流。本发明提供一种含有薄膜晶体管的电子器件，其中晶体管的沟道的长度(20)为1μm或更小，沟道中的半导体材料的迁移率小于0.2cm
文档编号H01L29/66GK1462480SQ02801599
公开日2003年12月17日 申请日期2002年4月29日 优先权日2001年5月10日
发明者S·C·德尼, P·J·范德扎尔格, S·J·巴特斯拜 申请人:皇家菲利浦电子有限公司