专利名称：传送线型组件的制作方法
技术领域：
本发明涉及传送线型组件，其为主要用于半导体开关电路的适合高频解耦(decoupling)设备(解耦组件，即所谓的解耦器)的电子组件，并且作为具有高速、高频电路元件的数字印刷电路板或半导体封装的电源线而安装。
众所周知，例如，具有高速、高频电路元件的印刷电路板由LSI(大规模集成电路)表示，其传统地存在这样一个问题从电路板产生的电磁噪声引起电磁干扰或EMI(电磁干扰)，并且这导致具有板的电子设备或另一个电子设备中的操作错误。
产生的电磁噪声的特别大的部分是称为共模噪声(common modenoise)的电磁噪声，所述共模噪声由基于称为共模并作为参考电势的大地面或地表面产生的高频率源导致。由于许多预计的原因，因此产生共模噪声。另外，产生共模噪声的机制是复杂的，并且在靠近产生源的部分采取有效的措施是困难的。通常地，防泄漏措施或防辐射措施用于电缆，其用作主要的传播线或共模噪声的辐射天线。
另一方面，最近的研究揭示高频数字电路中共模噪声的主要原因之一是安装在印刷电路板上的高速、高频电路元件的高频电源电流。并且，技术已发展到可得到抑制由该高速、高频电路元件的高频电源电流引起的EMI的效应。公知技术的例子是公开于日本未决专利申请No.9-139573的多层印刷板与公开于日本未决专利申请No.11-40915的印刷布线板。
在这些技术中，安装在印刷电路板上用于高速、高频电路元件的DC电源通过一线路完成，该线路具有高频模式中插入中间的高阻抗的感应器，或者该线路(在下文中指的是解耦感应器)具有高特征阻抗与插入中间的磁体，并且因此，电容(在下文中指的是旁路电容)在高速、高频电路元件的电源线与地线之间连接以在高速、高频电路元件中平滑地实现高速、高频操作，并且同时，防止依照操作产生的高频电源电流扩散到整个电路板。
图10示出了传统具有EMI抑制效应的解耦电路的基本排列(等效电路表示公开于日本未决专利No.9-139573的EMI抑制效应的技术原理)。
在这个解耦电路中，在输入与输出端分别地通过电源线8与地线9连接到DC电源10的LSI 6中，由线圈L组成的解耦感应器22插入到电源线8。此外，具有静电电容C的旁路电容19在电源线8与地线9之间插入，从而组成电源电路。
相对于高频电源电流的上述测量，包括这样的解耦电路(电源电路)，符合技术观点。然而，实际上，没有考虑依据高速、高频电路元件的高速、高频操作实质地产生的高频电源电流(高频电源电流的产生或用于抑制所述高频电源电流的技术根本没有公开)。为了实施该措施，解耦感应器与旁路电容的参数必须为每个LSI设计。而且，因为商业可用的电容没有跟随LSI速度而增加的特征，所以商业可得到的电容几乎不能应用。
另一方面，对于此电源电路，尽管存在许多问题，由于必需增加数字电路的操作速度，因此相对于高频电源电流能够暂时用作测量并相对容易地实现代替上述解耦电路(电源电路)的技术的研究与发展也正在进行。以关联此技术为条件的公知技术的例子是结合高k绝缘体并且具有DC电源线的多层印刷电路板，其在日本专利申请No.11-229525中提出。
在此技术中，在宽频带上面内部阻抗值足够小的DC电源是理想的电源形式，用于诸如安装在印刷电路板上的LSI之类的高速、高频电路元件，所述DC电源排列用于每个高速、高频电路元件，从而依照高速、高频电路元件的高速、高频操作产生的高频电源电流能够平滑地流动，并且因此，能够抑制信号波形的失真。另外，电压通过共享DC电源被稳定，从而消除了高速、高频电路元件之间的干扰。
图11是示出了结合高k绝缘体并且具有DC电源线的传统多层印刷电路板的主要部分的排列的平面图，其具有EMI抑制效应(印刷电路板在日本专利申请No.11-229525中提出)。
在结合了高k绝缘体的这样的多层印刷电路板中，七个LSI 6h到6n通过由不同导电图案形成的七条电源线8o到8u连接到排列在角部的一个DC电源10。另外，表面安装并接地的七个旁路电容19a到19g分别地连接到LSI 6h到6n。
图12是示出了结合了高k绝缘体的多层印刷电路板的主要部分的基本结构的侧视剖示图。
结合高k绝缘体的该多层印刷电路板具有一结构，其中构成电源线8的电源层经过高k绝缘构件4的高k绝缘构件层，由构成地线9的接地层从两侧夹在中间，并且此部分经过预浸料坯(prepreg)绝缘层21由信号层20从两侧夹在中间。采用此结构，具有低阻抗的线结构可实现。
在同样结合高k绝缘体的多层印刷电路板中，依据高速、高频电路元件的高速、高频操作产生的高频电源电流或用于抑制所述高频电源电流的技术没有公开。此外，解耦感应器的高频特征与旁路电容被认为是不充分的。不过，结合高k绝缘体的多层印刷电路板能够容易地实际使用以避免高频电源电流的影响。作为特征性的特性，结合高k绝缘体的多层印刷电路板具有电源线8o到8u，其很大程度上不能依靠LSI 6h到6n的类型或使用条件，并且允许LSI 6h到6n的高速、高频操作。
在上述的解耦电路或结合高k绝缘体的多层印刷电路板中，其具有EMI抑制效应，引入解耦电路的旁路电容存在特征的问题，原因在于和诸如LSI之类的高速、高频电路元件的速度与频率的增加比较，材料技术与结构技术的改善显著地滞后。在结合高k绝缘体的多层印刷电路板中使用的高k绝缘材料必须部分地使用，不同于主要包括玻璃环氧树脂的普通印刷电路板的预浸料坯绝缘材料。当前的印刷电路板制造过程必须在很大程度上改变，并且需要相当长的时间用于实践。也就是说，没有技术能容易和适当地避免在高速、高频电路元件的高速、高频操作模式中产生的高频电源电流的影响。
旁路电容的特征问题将详细描述。例如，在最近的个人计算机中使用的CPU的开关频率大于等于1GHz。允许此高速开关的LSI的电源电流包括大于等于几GHz的谐波的更高模式。然而，在当前的电容技术中通常用作旁路电容的大约0.1μF的电容的共振频率小于等于几十MHz。此外，归于电容的电极图案的电感组件或引线在电容组件(电容具有等效的串联电感ESL)中以串联的方式表示。为此，串联共振频率基于电容关系决定，即频率大于几十MHz，旁路电容相当于频率大于等于所述串联共振频率的感应器，因此失去了基本的性能。为了允许未来数字电路速度的增加，在宽频带中增加频率和降低阻抗对于旁路电容是必需的。然而，高电容性密致旁路电容具有表示共振频率超过GHz并且在宽频带中展示出低阻抗的特征，所述高电容性密致旁路电容将不大可能发展成实际的产品和成为商用。
发明内容
本发明已解决上述问题，并且具有它的技术目的以提供一种传送线型组件，其具有低阻抗，并且能够可靠和容易地避免由高速、高频电路元件的高速、高频操作产生的高频电源电流的影响。
本发明的另一个技术目的是提供一种传送线型组件，其具有DC电源线结构，该结构具有EMI抑制效应，能够抑制由半导体LSI的高频电源电流引起的共模噪声的产生。
根据本发明，提供了一种传送线型组件，其中通过同轴地排列由导电材料形成并且直径大于柱状或圆柱内部导体的直径的圆柱外部导体，同轴线被构造，从而圆柱外部导体通过绝缘构件覆盖由导电材料形成并以一轴向延伸的内部导体的表面，并且同轴线的特征阻抗值小于等于100mΩ。
根据本发明，在上述传送线型组件中，通过一体地形成第一部分、第二部分与第三部分，内部导体被构造，所述第一部分覆盖绝缘构件，所述第二部分从第一部分延伸到外部导体的一侧，并且覆盖绝缘构件的末端部分，所述第三部分从第二部分延伸到靠近外部导体的一侧，并且具有与外部导体直径相同的直径。
根据本发明，在上述传送线型组件之一中，执行三维图案形成处理用于相对于外部导体的表面上的局部部分，以增加形式上保持电流传播的均匀连续性的表面积。
根据本发明，在上述传送线型组件中，在相对于外部导体的表面上的局部部分，绝缘构件暴露于由三维图案形成处理形成的凹口部分。
根据本发明，在上述传送线型组件中，相对于外部导体的表面上的局部部分用作电极端子。
根据本发明，在上述传送线型组件任何之一中，绝缘构件构造成薄的中间层。在此传送线型组件中，绝缘构件在宽频带中优选地展示出高介电常数，并且在1MHz处具有大于等于100的相对介电常数。
根据本发明，在上述传送线型组件任何之一中，绝缘构件在宽频带中展示出大介质损耗。在此传送线型组件中，对于绝缘构件，tanδ表示相对于使用频率的传输损耗的特征曲线中的斜率，所述tanδ优选地大于等于1％。
根据本发明，在上述传送线型组件任何之一中，包括由同轴排列的内部导体与外部导体中绝缘体引起的波长压缩效应的等效长度远远大于施加的电磁波的波长的1/4。
根据本发明，在上述传送线型组件任何之一中，同轴排列的内部导体与外部导体的电阻值小于等于100mΩ，其中提供到半导体开关电路的DC电源电流能够充分地提供。
根据本发明，在上述传送线型组件任何之一中，该传送线型组件用作耦合半导体开关电路的DC电源分配电路的高频解耦设备。
根据本发明，在上述传送线型组件任何之一中，该传送线型组件串联插入到印刷电路板的电源线。
图1示出了根据本发明实施例的传送线型组件1的基本的排列，其中图1(a)涉及外形的透视图，图1(b)涉及侧面剖示图，并且图1(c)涉及沿着图1(b)的线A-A’平行于一端面的剖示图；图2示出了根据本发明另一实施例的传送线型组件1’的基本的排列，其中图2(a)涉及外形的透视图，图2(b)涉及侧面剖示图，并且图2(c)涉及沿着图2(b)的线A-A’平行于一端面的剖示图；
图3示出了应用于制造图1或2中示出的传送线型组件的传统圆柱电容的外形，其中图3(a)涉及侧视图，并且图3(b)涉及端面方向的平面图；图4是具有的EMI抑制效应的解耦电路的等效电路图，其通过在印刷电路板上安装图1或2中示出的传送线型组件组成；图5是平面图，示出了当图1或2中示出的传送线型组件之一被选择并且安装在其上安装有LSI的多层印刷电路板上时，线路结构的主要部分以及使用电源线完成线路连接的例子；图6是平面图，示出了当图1或2中示出的传送线型组件之一被选择并且安装在其上安装有LSI的多层印刷电路板上时，线路结构的主要部分以及使用电源线完成线路连接的另一个例子；图7示出了一种情况，其中图2中示出的传送线型组件安装在半导体封装中，其中图7(a)涉及从上端看的平面图，并且图7(b)涉及沿着图7(a)中线A-A’看的侧面剖视图以示出截取的部分(主要部分)；图8示出了频率与传输损耗之间的关系，其通过下列方法得到将使用具有不同相对介电常数材料准备好的图2中示出的传送线型组件的三个原型的传送特征曲线与具有不同静电电容量的两个叠片电容并用作传统旁路电容的传送特征曲线进行比较；图9是示出了频率与传输损耗之间的关系的图表，其通过下列比较得到将由减少全部长度准备好的图2中示出的传送线型组件的原型的传送特征曲线与具有和上述原型相同的相对介电常数以及和图8中所示相同的全部长度以及具有100,000pF静电电容量的叠片电容并用作传统旁路电容的原型的传送特征曲线进行比较；图10是示出了具有EMI抑制效应的传统解耦电路的基本排列的电路图；图11是示出了结合高k绝缘体并具有DC电源线的传统多层印刷电路板的主要部分的排列的平面图，该排列具有EMI抑制效应；以及图12是示出了结合图11中示出的高k绝缘体的多层印刷电路板的主要部分的基本结构的侧面剖视图。
具体实施例方式
基于参照附图的实施例，根据本发明的传送线型组件将详细描述如下。
图1示出了根据本发明的实施例的传送线型组件1的基本的排列，其中图1(a)涉及外形的透视图，图1(b)涉及侧面剖示图，并且图1(c)涉及沿着图1(b)的线A-A’平行于一端面的剖示图。
传送线型组件1是安装在印刷电路板上的组件。传送线型组件1适合用作高频解耦设备(解耦器)以耦合半导体开关电路的DC电源分配电路。通过形成信号导体2作为由导体材料形成的圆柱形内部导体，形成同轴线，并且所述同轴线沿着一轴向延伸并同轴排列接地导体3，该接地导体3作为圆柱形外部导体，其由导体材料形成，并且直径大于信号导体2的直径以通过高k绝缘构件4覆盖信号导体2的表面。同轴线的特征阻抗值小于等于100mΩ。
通过一体地形成第一部分，其为覆盖高k绝缘构件4的部分；第二部分，其从第一部分到接地导体3一侧延伸并且覆盖高k绝缘构件4的末端部分；以及第三部分，其从第二部分到靠近接地导体3一侧延伸并且具有与接地导体3相同的直径，信号导体2被构造。如果暴露在外边的信号导体2的导体部分与接地导体3从外表结构的观点看被认为是外部导体，则三个部分，即接地导体3和信号导体2的第二与第三部分，被认为是外部导体。这样，传送线型组件还能够解释为一种结构，其中，外部导体中，信号导体2电连接作为内部导体的第一部分。
如上所述，当外部导体分离成为三个部分以形成电极以安装在印刷电路板上，并且在两末端部分处的外部导体电连接内部导体时，该结构能够以串联的方式容易地连接到印刷电路板上的半导体开关电路的DC电源分配电路作为高频解耦电路(解耦器)。
无论如何，在传送线型组件1中，高k绝缘构件4暴露于凹口部分，其通过执行三维图案形成处理形成，用于相对于接地导体3的表面的局部部分以增加表面积从而在形状上保持电流传播的均匀连续性。因此，电极端5形成为安装在印刷电路板上的电极。
如上所述，当接地导体3的表面积增加时，同轴线长度随着增加。因此，保持了组件中电流传播的均匀连续性。三维图案形成处理能够通过蚀刻等实现。注意电流传播的均匀连续性表示电流以预定模式传播，由于通过三维图案形成处理，防止了传播路径中的反射。
此外，高k绝缘构件4形成为足够薄的中间层，并且在宽频带中展示出高介电常数与大介质损耗。在1MHz频率处相对的介电常数大于等于100，并且tanδ表示相对于使用频率的传输损耗的特征曲线中的斜率，所述tanδ大于等于1％。
这样，当高k绝缘构件4制造成薄的以减少电源线路的特征阻抗并在宽频带中展示出高介电常数与大介质损耗时，传送线的特征阻抗还能够减少。通过组件中的介质损耗，能够防止来自半导体开关电路的高频电源电流泄漏到外面。这样，能够忽略仅和线的使用相关的端接过程。此外，当相对于印刷电路板的DC电源的电源线的阻抗值设计为远远大于传送线型组件1的特征阻抗的值时，通过阻抗的不同，能够减少高频电源电流的传递系数。结果，能够防止高频电源电流耦合到印刷电路板或外部连接器上的另一个电路(LSI)，并且能够防止高频电源电流泄漏到连接电缆成为共模电流。
包括由同轴排列的信号导体2与接地导体3中的绝缘体引起的波长压缩效应的等效长度远远大于应用的电磁波的波长的1/4。信号导体2与接地导体3的电阻值小于等于100mΩ，其中提供到半导体开关电路的DC电源电流能够充分地提供。
如上所述，当包括由信号导体2与接地导体3中的绝缘体引起的波长压缩效应的等效长度远远大于应用的电磁波的波长的1/4，并且特征阻抗设计为在宽频带上面具有小于等于100mΩ的足够小的值时，对于诸如安装在印刷电路板上的LSI之类的高速、高频电路元件，这是DC电源的理想形式。
串联地将具有上述排列的传送线型组件1插入到印刷电路板的电源线是有效的。原因如下。当传送线型组件平行地插入时，作为高速、高频电路元件的LSI一侧的线路长度没有设计成远远小于高频电源电流的波长，从而线路长度能够处理为集总常数(lumped constant)，由作为激励源的LSI产生的大部分高频电源电流被具有足够低特征阻抗的组件的LSI一侧的连接末端反射。为此，大部分高频电源电流可流动到具有更高特征阻抗的电源线。当串联插入以后作为前提时，信号导体2与接地导体3的电阻必须具有小于等于100mΩ的足够小的值，其中提供到半导体开关电路的DC电源电流能够充分地提供，如上所述。
而且，传送线型组件1安装其上的印刷电路板的电源电路通过足够短的线路连接，从而该线路可被认为是从LSI到传送线型组件1的LSI一侧开口的集总常数。传送线型组件1的相对一侧(DC电源一侧)的开口具有全部的平面结构。
此结构具有防止来自LSI的高频电源电流被传送线型组件1的LSI一侧开口反射的效果，以防止任何反射的组件进入传送线型组件1。该结构目的是消除由于介质损耗进入传送线型组件1的甚至是小的组件，并且防止组件从传送线型组件1泄漏到外部。如果传送线型组件1的介质损耗不显著，则具有小的DC电压降并与DC电源的接收部分充分分离的独立线结构优选地形成用于具有合适规模的每个电路单元。
传送线型组件1设计为具有低阻抗线结构的原因如下。对于诸如安装在印刷电路板上的LSI之类的高速、高频电路元件，DC电源在宽频带上理想地具有足够小的值的内部阻抗，并且此电源被排列用于每个高速、高频电路元件。通过这种排列，由高速、高频电路元件的高速、高频操作产生的高频电源电流能够平滑地提供，并且结果，能够抑制信号波形的失真。此外，通过共享DC电源能够稳定电压，从而消除了高速、高频电路元件之间的干扰。
安装独立电源不实际，由于增加了设备的成本与尺寸，并且还增加了故障率。因此，就目前允许的条件而言，用来提供相同电压的一个电源用于相对小规模的电子设备。例如，用于印刷电路板的DC电源通常由独立于印刷电路板的单元产生，并且通过电线提供而不考虑高频率。
当传送线型组件1串联插入到印刷电路板的电源线时，提供到印刷电路板的DC电源能够在印刷电路板中以几乎理想的形式提供到高速、高频电路元件。
在上述传送线型组件1中，作为内部导体的信号导体2(上述第一部分)已描述成为圆柱形。这部分可具有柱的形状。在上述描述中，上述传送线型组件1安装在印刷电路板上。可代替的，此组件可制造得更加紧密，并且安装在半导体封装中的电源分配电路的引线上。这样，通过在更靠近高频电源电流源的位置安装组件，能够预期更大的效应。当传统的多层结构应用于印刷电路板的电源层的结构时，安装在印刷电路板上的上述电极结构能够制造得更加简单。
图2示出了根据本发明另一实施例的传送线型组件1’的基本的排列，其中图2(a)涉及外形的透视图，图2(b)涉及侧面剖示图，并且图2(c)涉及沿着图2(b)的线A-A’平行于一端面的剖示图。
传送线型组件1’还是安装在半导体封装上的组件。传送线型组件1’适合用作高频解耦设备(解耦器)以连接半导体开关电路的DC电源分配电路(直接地连接到LSI等的电源引线或接地引线)。通过形成信号导体2’作为由导体材料形成的圆柱形内部导体，形成同轴线，并且该同轴线沿着一轴向延伸并同轴排列接地导体3’，该接地导体3’作为圆柱形外部导体，其由导体材料形成，并且直径大于信号导体2’的直径以通过高k绝缘构件4’覆盖信号导体2’的表面。同轴线的特征阻抗值小于等于100mΩ。
与参照图1(a)到图1(c)描述的实施例的传送线型组件1比较，传送线型组件1’没有电极端5，其用于外部导体通过执行三维图案形成处理形成。此外，简单的结构通过顺序同轴地排列相应的部分形成，而不是分离外部导体。
即使在传送线型组件1’中，高k绝缘构件4’也形成为足够薄的中间层，并且在宽频带中展示出高介电常数与大介质损耗。在1MHz频率处相对的介电常数大于等于100，并且相对于使用频率在传输损耗的特征中指示斜率的tanδ大于等于1％。包括由同轴排列的信号导体2’与接地导体3’中的绝缘体引起的波长压缩效应的等效长度远远大于应用的电磁波的波长的1/4。信号导体2’与接地导体3’的电阻值小于等于100mΩ，其中提供到半导体开关电路的DC电源电流能够充分地提供。即使在传送线型组件1’中，作为内部导体的信号导体2’已描述成圆柱的形状。这部分可形成柱的形状。
通过将传统的制造过程技术应用到用作电视、调谐器、蜂窝电话等高频应用的圆柱电容，上述传送线型组件1或1’能够容易地制造。
图3示出了应用于制造传送线型组件1或1’的传统圆柱电容的外形，其中图3(a)涉及侧视图，并且图3(b)涉及端面方向的平面图。
该圆柱电容通过形成圆柱电极端18构成，该圆柱电极端18由导电材料形成，并且轴向延伸，并在除了表面的两个末端部分与靠近末端部分的外侧表面的局部部分以外的电极端18的整个外侧表面上与树脂层17同轴排列，树脂层17具有圆柱形状，该树脂层17的直径大于电极端18的直径。在这个示范性的例子中，在一轴向中的电极端18的长度L为2.0mm，在一轴向中两侧的每侧上电极端18的暴露部分的宽度大约为0.3mm，并且树脂层17的直径ΦD大约为1.25mm。
在任何情况下，传送线型组件1或1’具有同轴线结构，用于诸如微波设备之类的通信设备，如图1(a)到1(c)或图2(a)到2(c)所示。因此，抑制了来自传送线的泄漏电磁区域。
图4是具有的EMI抑制效应的解耦电路的等效电路图，其通过在印刷电路板上安装上述的传送线型组件1或1’组成。
在这个解耦电路中，传送线型组件1或1’串联在LSI 6的电源端口与连接到印刷电路板上的DC电源(DC源)的电源线8和地线9之间插入。在此排列下，根据高速开关操作由LSI 6产生的大部分高频电源电流在LSI 6的电源端口上反射，并且进入传送线型组件1或1’的部分高频电源电流被介质损耗消耗，从而实现防止高频电源电流到达端接电容7外部的印刷电路板的电源线8的功能。然而，来自DC电源(DC源)的DC电流直接地穿过并提供到LSI 6。
在参照图10描述的传统的解耦电路里安装旁路电容19中，旁路电容19在电源线8和地线9之间以并联于电源线8插入。当传送线型组件1或1’安装在印刷电路板上时，传送线型组件1或1’串联插入电源线8和地线9与LSI 6的电源端口之间。在此排列下，即使当LSI6与传送线型组件1或1’中的输入端子的线路长度没有设计为远远小于高频电流的波长从而线路长度能够处理为集总常数时，也能够解决下列问题作为激励源来自LSI 6的大部分高频电源电流被具有显著低特征阻抗的传送线型组件1或1’的LSI 6一侧上的连接端反射，并且大部分高频电源电流流动到具有更高特征阻抗的电源分配线。
图5是平面图，示出了当上述传送线型组件1与1’之一被选择作为多个(总共七个)传送线型组件1a到1g的每个并且安装在其上安装有多个(总共七个)LSI 6a到6g的多层印刷电路板上时，电源层部分中的线路结构以及使用多条(总共七条)电源线8a到8g完成线路连接的例子。
在多层印刷电路板的电源层中，从LSI 6a到6g的电源端的部分到在LSI 6a到6g侧面的传送线型组件1a到1g的部分形成为导线以排列电源线8a到8g。从DC电源10一侧的传送线型组件1a到1g的相对一侧端到DC电源10的部分形成为电源板(平面)8’。
在此多层印刷电路板中，来自LSI 6a到6g的高频电源电流被传送线型组件1a到1g中的介质损耗完全消除，并且因此不会泄漏到外部。
然而，即使在此排列中，如果传送线型组件1a到1g中的介质损耗是不充分的，则少许高频电源电流也可从传送线型组件1a到1g中泄漏。
图6是平面图，示出了当上述传送线型组件1与1’之一被选择作为多个(总共七个)传送线型组件1a到1g的每个并且安装在其上安装有多个(总共七个)LSI 6a到6g的多层印刷电路板上时，电源层部分中的线路结构以及使用多条(总共七条)电源线8a到8g完成线路连接的另一个例子。
在多层印刷电路板的电源层中，从DC电源10到在DC电源一侧上的传送线型组件1a到1g的部分形成为导线以一一对应的方式排列电源线8a到8g。因此，当明显单独地提供理想的DC电源10时，能够防止将高频电源电流泄漏到其它电路(LSI 6a到6g)的任何借口。
图7示出了一种情况，其中上述传送线型组件1’被选择作为多个(总共八个)传送线型组件1h到1o的每个，并且安装在半导体封装中，其中图7(a)涉及从上端看的平面图，并且图7(b)涉及沿着图7(a)中线A-A’看的侧面剖视图以示出截取的部分(主要部分)。
在此半导体封装中，全部八个传送线型组件1h到1o直接地连接到电源导线，并且接地导线连接到电源端子16a与接地端子16b，其配对并且排列在相邻或几乎相邻于封装主体的外围部分的全部八个部分。多条引线15和多条信号引线的末端侧通过多条结合导线13连接到多个结合片12，其中，多条引线15连接到电源引线与接地引线的末端侧，多条信号引线的末端侧连接到封装主体的外围部分的其它部分的端子，多个结合片12排列在安装在顶料片14上的片状元件11外围部分。传送线型组件1h到1o排列在更靠近高频电源电流源的位置以测量高频电源电流。
图8示出了频率(MHz)与传输损耗(dB)之间的关系，其通过下列方法得到将上述传送线型组件1’的全部长度(线长度)设定为大约100mm，并且将使用具有不同相对介电常数εr为150、3,500与10,000的材料，准备好的三个原型的传送特征曲线(所谓的S21特征曲线)与具有不同静电电容量为1,000pF与100,000pF的两个叠片电容并用作传统旁路电容的传送特征曲线进行比较。这里使用网络分析器(HP8753D)测量了传送特征曲线。
从图8中显而易见，与每个叠片电容比较，每个原型在宽频带中具有很大的传输损耗。换句话说，从低频率到高频率的阻抗很低。此外，在原型中，相对介电常数εr变得更高，传输损耗明显地变得更大。特别地，当相对介电常数εr＝10000时，阻抗在大约100MHz处减少三个数量级。
全部原型具有大约100mm的整个长度，并且在印刷电路板上直接安装原型是困难的。然而，当高k绝缘构件4’的厚度减少或具有满意的频率特征的高k材料用于减少传送线型组件1’的容量时，全部长度能够减少，并且保持相同的传送特征。这里传送特征指示来自低频率的特征。当传送线型组件1’限定为兼容例如大于等于100MHz的高速LSI的组件(应用频率的低限设定为几MHz到100MHz)，并且考虑到高k材料的波长压缩效应时，全部长度能够减少到用于实际使用的长度。
这样看来，准备了具有5.4mm全部长度，即具有减少到可用于安装印刷电路板的等级的全部长度的原型。
图9示出了频率(MHz)与传输损耗(dB)之间的关系，其通过下列比较得到通过将上述传送线型组件1’的全部长度(线长度)减少到5.4mm准备好并将相对介电常数εr设定为10,000的原型的传送特征曲线(所谓的S21特征曲线)与图8中示出的原型的传送特征曲线进行比较，图8中示出的原型具有全部长度(线长度)100mm和具有相同的相对介电常数εr为10,000以及具有100,000pF静电电容量的叠片电容并用作传统旁路电容。这里使用网络分析器(HP8753D)还测量了传送特征曲线。
从图9中显而易见，当具有更小全部长度的原型与具有预定长度(不变的全部长度)的原型比较时，由于全部长度(线长度)变小时介质损耗减少，因此形成了具有小传输损耗的线。当低限频率设定为100MHz时，线的特征阻抗减少大约两个数量级。
在任何情况下，当上述传送线型组件1与1’和其上安装传送线型组件的印刷电路板或半导体封装具有上述排列时，理想的DC电源能够明显单独地提供到高速、高频电路元件，比如LSI。为此，根据高速开关操作由高速、高频电路元件产生的高频电源电流能够被传送线型组件1与1’中的介质损耗消除，因此能够抑制电源线8与信号线之间的电磁耦合以及从印刷电路板的电源线8到设备中电源电缆的高频电源电流的泄漏。因此，当提升安装在印刷电路板上的高速、高频电路元件的高速、高频操作时，通过抑制由数字设备表示的高速、高频电子设备的电磁辐射，能够保证充分的EMI抑制效应。此外，能够增加对于外部电力或电磁扰动的耐久性。
如上所述，根据上述实施例，当由导电材料形成并具有比内部导体直径更大的直径的圆柱外部导体通过高k绝缘构件同轴地排列以覆盖由导电材料形成的内部导体的表面时，形成具有很低特征阻抗的同轴线。当该线串联插入印刷电路板的电源线与诸如LSI之类的高速、高频电路元件的电源端之间时，能够提供DC电源，好像具有低阻抗的独立电源单独地用于安装在印刷电路板上相应的高速、高频电路元件。此外，根据高速开关操作由高速、高频电路元件产生的高频电源电流被传送线型组件中的介质损耗消除，因此能够抑制电源线与信号线之间的电磁耦合以及从印刷电路板的电源线到设备中电源电缆的高频电源电流的泄漏。结果，当提升安装在印刷电路板上的高速、高频电路元件的高速、高频操作时，通过抑制由数字设备表示的高速、高频电子设备的电磁辐射，能够保证充分的EMI抑制效应。此外，能够增加对于外部电力或电磁扰动的耐久性。也就是说，此传送线型组件具有低阻抗，并且因此能够可靠和容易地避免由高速、高频电路元件的高速、高频操作产生的高频电源电流的影响。特别地，当传送线型组件安装在半导体封装中作为高频电源电流源时，能够得到更大的效应。
如上所述，根据本发明的传送线型组件1或1’能够适合用作高频解耦设备(解耦器)，该高频解耦设备耦合DC电源分配电路，例如印刷半导体开关电路。
权利要求
1.一种传送线型组件，特征在于通过同轴地排列由导电材料形成并且直径大于柱状或圆柱内部导体的直径的圆柱外部导体，同轴线被构造，从而圆柱外部导体通过绝缘构件覆盖由导电材料形成并以一轴向延伸的内部导体的表面，并且同轴线的特征阻抗值小于等于100mΩ。
2.如权利要求1所述的传送线型组件，特征在于通过一体地形成第一部分、第二部分与第三部分，内部导体被构造，所述第一部分覆盖有绝缘构件，所述第二部分从第一部分延伸到外部导体的一侧并且覆盖绝缘构件的末端部分，所述第三部分从第二部分延伸到靠近外部导体的一侧并且具有与外部导体直径相同的直径。
3.如权利要求2所述的传送线型组件，特征在于对于相对于外部导体的表面上的局部部分，执行三维图案形成处理，以增加形状上保持电流传播的均匀连续性的表面积。
4.如权利要求3所述的传送线型组件，特征在于在相对于外部导体的表面上的局部部分，绝缘构件暴露于由三维图案形成处理形成的凹口部分。
5.如权利要求4所述的传送线型组件，特征在于相对于外部导体的表面上的局部部分用作电极端。
6.如权利要求1所述的传送线型组件，特征在于绝缘构件构造成薄的中间层。
7.如权利要求6所述的传送线型组件，特征在于绝缘构件在宽频带中展示出高介电常数。
8.如权利要求7所述的传送线型组件，特征在于绝缘构件在1MHz频率处具有不小于100的相对介电常数。
9.如权利要求6所述的传送线型组件，特征在于绝缘构件在宽频带中展示出大介质损耗。
10.如权利要求9所述的传送线型组件，特征在于对于绝缘构件，tanδ表示相对于使用频率的传输损耗的特征曲线中的斜率，所述tanδ不小于1％。
11.如权利要求1所述的传送线型组件，特征在于包括由同轴排列的内部导体与外部导体中的绝缘体引起的波长压缩效应的等效长度远远大于施加的电磁波的波长的1/4。
12.如权利要求1所述的传送线型组件，特征在于同轴排列的内部导体与外部导体的电阻值不大于100mΩ，其中提供到半导体开关电路的DC电源电流能够充分地提供。
13.如权利要求1所述的传送线型组件，特征在于该传送线型组件用作耦合半导体开关电路的DC电源分配电路的高频解耦设备。
14.如权利要求1所述的传送线型组件，特征在于该传送线型组件串联插入到印刷电路板的电源线。
全文摘要
一种传送线型组件(1，1’)，具有一种排列，其中通过同轴地排列由导电材料形成并且直径大于柱状或圆柱内部导体的直径的圆柱外部导体，具有很低特征阻抗的同轴线被构造，从而圆柱外部导体通过绝缘构件覆盖由导电材料形成的内部导体的表面，所述传送线型组件(1，1’)串联插入连接印刷电路板上的DC电源的电源线(8)和地线(9)与LSI(6)的电源端口之间。在此排列中，由LSI(6)产生的大部分高频电源电流被LSI(6)的电源端口反射。进入组件(1，1’)的部分高频电源电流被介质损耗所消耗，并且不能到达外部电源线(8)。
文档编号H01P3/06GK1507672SQ02809568
公开日2004年6月23日 申请日期2002年4月25日 优先权日2001年5月8日
发明者吉田史郎, 和, 远矢弘和, 清水政行, 行 申请人:日本电气株式会社