专利名称：具有深开孔的半导体器件的制造方法
技术领域：
本发明涉及半导体器件的制造方法，更具体涉及具有深接触孔的半导体器件的制造方法。
背景技术：
由于动态随机存取存储器(DRAM)的设计尺度已经减小，因此用作掩模来形成接触孔的光刻胶图案的厚度也已减小。因而，如果光刻胶图案单独用来形成接触孔，则光刻胶图案的边缘厚度不足。为此，目前形成接触孔时采用硬掩模。然而，如果在接触孔形成之后保留硬掩模，则由于硬掩模和界面层之间应力水平不同使得硬掩模的存在经常引起界面层升高。因此，去除硬掩模也变得重要。
在最近的DRAM中的电容器过程中，用来形成存储节点接触孔的硬掩模由多晶硅或氮化物形成。存储节点接触孔是提供三维结构的接触孔，其中将形成存储节点并连接存储节点与存储节点接触塞。
图1A和1B是示出传统半导体器件中电容器制造方法的截面图。
参照图1A，第一绝缘层12形成在衬底11上，衬底11还包含形成在其中的晶体管和位线。存储节点接触孔通过蚀刻第一绝缘层12而形成，并且将存储节点接触塞材料填充在存储节点接触孔内，从而形成存储节点接触塞13。尽管没有示出，但由于位线、晶体管和字线在形成第一绝缘层12之前就已制备，因此第一绝缘层12以多层结构形成。
进一步详述存储节点接触塞13的形成，在第一绝缘层12上和存储节点接触孔中形成多晶硅层。接着，进行回蚀刻过程或化学机械抛光(CMP)过程，以去除第一绝缘层12上的多晶硅层，从而形成存储节点接触塞13。
在存储节点接触塞13和第一绝缘层12上形成蚀刻停止层14。在蚀刻停止层14上依次形成第二绝缘层15和第三绝缘层16，以形成电容器结构。蚀刻停止层14由氮化硅形成并在蚀刻第二绝缘层15和第三绝缘层16时充当蚀刻阻挡层。第二绝缘层15和第三绝缘层16提供在其中形成存储节点的三维结构。第二绝缘层15是磷硅酸盐玻璃(PSG)层，第三绝缘层16是原硅酸四乙酯(TEOS)层。
硬掩模17形成在第三绝缘层16上。形成硬掩模17的过程中，尽管未示出，但硬掩模层形成在第三绝缘层16上并且在其上形成了光刻胶层。利用掩模，光刻胶层通过曝光和显影过程形成图案。随后，利用光刻胶图案作为蚀刻掩模来蚀刻硬掩模层，从而得到硬掩模17。
利用硬掩模17作为蚀刻掩模将第三绝缘层16和第二绝缘层15蚀刻成具有高高宽比。附图标记18表示通过上述蚀刻过程形成的接触孔。采用湿蚀刻过程来使每一接触孔18的面积最大化。之后，去除硬掩模17，并蚀刻所述蚀刻停止层14以暴露出存储节点接触塞13。
参照图1B，在接触孔18中形成下电极19，并通过湿汲出(dip-out)过程去除第三绝缘层16和第二绝缘层15。
如上所示，由于图案尺寸已经按比例缩小，因而用于高长径比的圆柱型电容器(例如金属-绝缘体-金属(MIM)型电容器)的接触的尺寸也已减小。因此，如图1A和1B所示，增大接触孔18的面积和电容器的高度。
然而，增大接触孔18的面积经常由于电容器之间的距离不足而导致在相邻电容器之间产生桥。该桥的产生“X”示于图2A。而且，增加电容器的高度经常导致不适当的接触孔开孔。该不适当的接触孔开孔“Y”示于图2B。
此外，上述限制会带来双位故障、单位故障或直流(DC)故障，导致半导体器件的产率下降。
发明内容
根据本发明的实施方案，提供一种制造具有深接触孔的半导体器件的方法，其中所述方法可以防止在电容器之间产生桥和不适当的接触孔开孔。
同样根据本发明的实施方案，提供一种制造半导体器件的方法，包括在衬底上形成绝缘层；选择性蚀刻绝缘层以形成第一开孔；扩大第一开孔的面积；在扩大的第一开孔的侧壁上形成抗弯隔离物；以及蚀刻残留在扩大的第一开孔下方的部分绝缘层以形成第二开孔。
再根据本发明的实施方案，提供一种制造半导体器件的方法，包括在衬底上形成绝缘层；选择性蚀刻绝缘层以形成第一开孔；扩大第一开孔的面积；在扩大的第一开孔的侧壁上形成抗弯隔离物；蚀刻残留在扩大的第一开孔下方的部分绝缘层以形成第二开孔；在开孔区域的底部和侧壁上形成下电极；每一开孔区域包括扩大的第一开孔和第二开孔；以及在下电极上依次形成电介质层和上电极。
结合附图给出的优选实施方案的以下描述将使本发明的上述和其它特征得到更好的理解，其中图1A和1B是示出半导体器件的电容器的传统制造方法的截面图；图2A是示出电容器之间的桥产生的图；图2B是示出不适当的接触孔开孔的图；图3A-3F是示出根据符合本发明的具体实施方案制造半导体器件的电容器的方法的截面图。
具体实施例方式
以下参照附图详细说明根据符合本发明的示例性实施方案的制造具有深接触孔的半导体器件的方法。
图3A-3F是示出根据符合本发明的具体实施方案制造半导体器件的电容器的方法的截面图。
参照图3A，在衬底21上形成第一绝缘层22。衬底21包含形成在其中的字线、晶体管和位线。尽管未示出，但蚀刻第一绝缘层22以形成存储节点接触孔。随后在第一绝缘层22上形成存储节点接触塞材料，填充存储节点接触孔。存储节点接触塞材料可以是多晶硅。在存储节点接触塞材料上进行回蚀刻过程或化学机械抛光(CMP)过程，结果形成存储节点接触塞23。同样，尽管未示出，但由于字线、晶体管和位线形成在第一绝缘层22形成之前，因此第一绝缘层22具有多层结构。
在第一绝缘层22和存储节点接触塞23上形成蚀刻停止层24。在蚀刻停止层24上形成用于电容器的第二绝缘层25。蚀刻停止层24在蚀刻第二绝缘层时充当蚀刻阻挡层并可以包含氮化硅。第二绝缘层25提供在其中形成存储节点的三维结构。第二绝缘层25以包括第一层25A和第二层25B的堆叠结构形成。第一层25A和第二层25B分别包括磷硅酸盐玻璃(PSG)和原硅酸四乙酯(TEOS)。
随后在第二绝缘层25上形成硬掩模26。在形成硬掩模26的过程中，在硬掩模层26上形成光刻胶层并通过曝光和显影过程形成图案。利用光刻胶层作为蚀刻掩模，蚀刻硬掩模层以形成硬掩模26。硬掩模26被用来形成具有高高宽比的深接触孔。硬掩模26可包括多晶硅。而且，形成硬掩模26的蚀刻过程可以是活性离子蚀刻(RIE)过程，该过程在约20mTorr压力以及提供约450W的源功率和约50W偏置功率下进行。而且，该蚀刻过程使用通过混合约350sccm的溴化氢(HBr)、约10sccm的氯(Cl2)和约3sccm的氧(O2)得到的气体混合物。
剥离光刻胶图案，并利用硬掩模26作为蚀刻掩模来蚀刻部分第二绝缘层25，从而形成具有垂直构型的第一开孔27A。更具体而言，进行该蚀刻过程(下文称作“第一蚀刻过程”)使得第二层25B被部分蚀刻并在第一层25A上保留具有预定厚度的部分第二层25B。
在第一蚀刻过程中，CxFy气和O2气的气体混合物可以供应至磁增强反应离子蚀刻(MERIE)等离子体源中，以形成高密度等离子体(HDP)，因而第一开孔27A的侧壁可以蚀刻成具有垂直构型。CxFy气和O2气的流量比为约1∶1。具体而言，CxFy气的流量高于O2气的流量。CxFy气包括选自CF4、C4F8、C4F6、C5F8及其组合中的一种。例如，利用气体混合物在约15mTorr压力以及提供约1300W的源功率和约1800W偏置功率下进行第一蚀刻过程，所述气体混合物通过混合约34sccm的C4F6气、约35sccm的O2气[FHFGD1]约14sccm的CF4气和约550sccm的Ar气而得到。
参照图3B，使用湿蚀刻设备，利用选自缓冲氧化物蚀刻剂(BOE)或氟化氢(HF)的湿化学试剂进行各向同性蚀刻过程。结果，第一开孔27A的面积被扩大。扩大的第一开孔27A在下文中称为“第二开孔27B”。第一开孔27A被扩大直至尺寸“W”[FHFGD2]，这使得电容器之间不产生桥。具体而言，尺寸“W”可以等于或大于10nm，该尺寸是允许电绝缘的尺寸。
下表1示出根据本发明的用于扩大第一开孔27A的各种示例性各向同性蚀刻的条件。
表1
在此，“TG”和“PE-TEOS E/R”分别代表目标和等离子体增强的原硅酸四乙酯层的蚀刻速率。
例如，可以利用约1份HF对约100份稀释剂的比率稀释的HF溶液来进行各向同性蚀刻过程约170秒。根据该各向同性蚀刻条件，第一开孔的面积可以增加约40nm。
参照图3C，在硬掩模26和第二开孔27B上形成抗弯层28。抗弯层28防止发生弯曲并且形成约100-约200的厚度。抗弯层28包括与下电极材料相同的材料，因此抗弯层28可用作下电极。例如，抗弯层28包括选自氮化钛(TiN)、钨(W)、钌(Ru)和铱(Ir)的材料。在本实施方案中，假定抗弯层28包含TiN。
参照图3D，蚀刻抗弯层28，从而在第二开孔27B的侧壁上形成抗弯隔离物28A。利用通过将Cl2气和Ar气的混合物喷入变压器耦合等离子体(TCP)/电感耦合等离子体(ICP)的等离子体源中得到的高密度等离子体来进行抗弯层28的蚀刻。Cl2气与Ar气的混合比为约1∶10-约1∶20。而且，在约10mTorr压力、约300W源功率和约100W的偏置功率下，利用包括约190sccm的Ar气和约10sccm的Cl2气的气体混合物来进行抗弯层28的蚀刻。以高于Cl2气的比率提供Ar气将提高高密度等离子体的方向性，使得位于第二开孔27B的底部和外侧的部分抗弯层28(即TiN层)以比位于第二开孔27B的侧壁上的部分抗弯层28更高的速率被蚀刻。
参照图3E，利用抗弯隔离物28A和硬掩模26作为蚀刻掩模再次蚀刻第二绝缘层25。在蚀刻停止层24处停止对第二绝缘层25的蚀刻(下文中称为“第二蚀刻过程”)。蚀刻位于第二开孔27B下方的蚀刻停止层24以形成暴露存储节点接触塞23的第三开孔27C。第三开孔27C提供在其中形成下电极的最终三维结构。
利用通过将CxFy气和O2气的气体混合物注入MERIE等离子体源中得到的高密度等离子体来进行第二蚀刻过程。此时，由于第二绝缘层25相对于抗弯隔离物28A的高蚀刻选择性，抗弯隔离物28A作为抗弯层。例如，所述蚀刻选择性可以大于约200∶1。因此，可以得到具有最大开孔边缘的第三开孔27C的垂直蚀刻构型，这可防止开孔不适当地形成。
CxFy气可以包括选自CF4、C4F8、C5F8、CHF3和CH2F2中的一种，并诱导产生大量CHx基，从而CxFy气提供相对于抗弯隔离物28A的第二绝缘层25的高蚀刻选择性，以及对于第二绝缘层25更快的蚀刻速率。
使用CxFy气的第二绝缘层25的蚀刻利用以下化学机理。
CFCF2CF3例如，在约15mTorr、约1700W的源功率和约2300W的偏置功率下，利用气体混合物蚀刻第二绝缘层25的残余部分。该气体混合物通过混合约34sccm的C4F6气、约31sccm的O2气、约16sccm的CF4气和约400sccm的Ar气而得到。
参照图3F，在第二和第三开孔27B和27C的底部和侧壁上形成前述下电极。尽管未示出，但还形成电介质层和上电极层。
由于抗弯隔离物28A形成在下电极29的侧壁上，因此根据本发明的电容器利用扩大的氮化物半隔离物方案得到。下表2示出对比由本实施方案制造的电容器的特性和传统电容器的特性的对比结果。
表2
在此，“A”表示一定水平的电容量。
如表2所示，对于按照本实施方案制造的电容器上视图，电容器之间的最小间距可以从50nm减小至约25nm。对于所述电容器的截面图，电容器之间的最小间距可以从20nm减小至约18nm。而且，按照本实施方案，弯曲度可以从13nm减小至约1nm，并且电容量可以提高约10fF。
根据符合本发明的另一实施方案，抗弯层28可以包括氮化物基材料并可以在第二开孔27B和硬掩模26上形成约100-约200的厚度。
当抗弯层28包括氮化物基材料时，利用通过将CxFy气、CHxFy气和O2气的气体混合物注入MERIE等离子体源中得到的高密度等离子体来进行抗弯层28的蚀刻。例如，可以在约50mTorr压力和约500W的源功率下，利用通过混合约100sccm的Ar气、约20sccm的CHF3气和约8sccm的O2气的气体混合物来进行抗弯层28的蚀刻。作为该蚀刻过程的结果，在第二开孔27B的侧壁上形成抗弯隔离物，并且打开第二开孔27B的底部部分。
按照本发明的示例性实施方案，当用于电容器接触的深接触孔形成时，形成抗弯隔离物。除了电容器接触外，符合本发明的方法还可应用于形成尺寸大于约30,000的深接触孔。例如，在金属线过程中，开孔就是接触孔。
根据符合本发明的示例性实施方案，在完成接触孔开孔或开孔之前，利用湿蚀刻过程扩大接触孔或开孔。由于抗弯隔离物形成在所述接触孔或开孔的侧壁上，因此可以实现最大打开的开孔构型。
虽然相对于特定优选实施方案描述了本发明，但是很明显本领域技术人员可以在不违背如所附权利要求所限定的本发明的实质和范围的情况下，对本发明进行各种改变和替换。
权利要求
1.一种制造半导体器件的方法，包括；在衬底上形成绝缘层；选择性蚀刻绝缘层以形成第一开孔；扩大第一开孔的面积；在扩大的第一开孔的侧壁上形成抗弯隔离物；以及蚀刻残留在扩大的第一开孔下方的部分绝缘层以形成第二开孔。
2.权利要求1的方法，其中形成绝缘层包括在衬底上形成第一绝缘层；在第一绝缘层上形成蚀刻停止层；和在蚀刻停止层上形成用于电容器的第二绝缘层，所述第二绝缘层包括第三绝缘层和第四绝缘层。
3.权利要求2的方法，其中形成第一开孔包括在第四绝缘层上形成硬掩模；和利用硬掩模作为蚀刻掩模选择性蚀刻第四绝缘层，使得在第一开孔的底部保留具有预定厚度的部分第四绝缘层。
4.权利要求3的方法，其中形成第一绝缘层包括形成具有多层结构的第一绝缘层。
5.权利要求3的方法，其中形成第三绝缘层包括形成磷硅酸盐玻璃(PSG)层并且形成第四绝缘层包括形成原硅酸四乙酯(TEOS)层。
6.权利要求1的方法，其中形成第一开孔包括将CxFy/O2的气体混合物注入磁增强反应离子蚀刻(MERIE)等离子体源中。
7.权利要求6的方法，其中CxFy气与O2气的流量比为约40∶1-约100∶1。
8.权利要求7的方法，其中CxFy气选自CF4、C4F8、C4F6和C5F8。
9.权利要求1的方法，其中扩大第一开孔的面积包括采用使用湿化学试剂的各向同性蚀刻法。
10.权利要求9的方法，其中所述湿化学试剂是缓冲氧化物蚀刻剂(BOE)和氟化氢(HF)之一。
11.权利要求9的方法，其中扩大第一开孔的面积包括将所述面积扩大至相邻第一开孔之间的宽度为至少10nm。
12.权利要求1的方法，其中形成抗弯隔离物包括在扩大的第一开孔上和硬掩模上形成抗弯层；和选择性蚀刻位于硬掩模上和扩大的第一开孔的底部上的部分抗弯层，以在扩大的第一开孔的侧壁上形成抗弯隔离物。
13.权利要求12的方法，其中形成抗弯层包括形成包含用于形成下电极的相同材料的层，以使抗弯层防止发生弯曲并起到下电极的作用。
14.权利要求13的方法，其中抗弯层包含选自氮化钛(TiN)、钨(W)、钌(Ru)和铱(Ir)中的一种。
15.权利要求14的方法，其中选择性蚀刻抗弯层包括利用通过将Cl2/Ar气体混合物以预定比率注入变压器耦合等离子体(TCP)/电感耦合等离子体(ICP)的等离子体源中所得到的高密度等离子体。
16.权利要求15的方法，其中Cl2气与Ar气的预定混合比范围为约1∶10-约1∶20。
17.权利要求12的方法，其中抗弯层包括氮化物基材料。
18.权利要求17的方法，其中蚀刻抗弯层包括利用通过将CxFy/CHxFy/O2气的气体混合物注入MERIE等离子体源中所得到的高密度等离子体。
19.权利要求12的方法，其中形成抗弯层包括形成厚度约100-约200的抗弯层。
20.权利要求3的方法，其中形成第二开孔包括利用抗弯隔离物和硬掩模作为蚀刻掩模来蚀刻残余的第二绝缘层，以形成第三开孔；和蚀刻位于第三开孔下方的蚀刻停止层，以形成暴露预定的部分衬底的第四开孔。
21.权利要求20的方法，其中形成第二开孔包括利用CxFy/O2气的气体混合物和MERIE等离子体源。
22.权利要求21的方法，其中CxFy气选自CF4、C4F8、C5F8、CHF3和CH2F2。
23.一种制造半导体器件的方法，包括在衬底上形成绝缘层；选择性蚀刻绝缘层以形成第一开孔；扩大第一开孔的面积；在扩大的第一开孔的侧壁上形成抗弯隔离物；蚀刻残留在扩大的第一开孔下方的部分绝缘层以形成第二开孔；在开孔区域的底部和侧壁上形成下电极，每一开孔区域包括扩大的第一开孔和第二开孔；以及在下电极上依次形成电介质层和上电极。
24.权利要求23的方法，其中形成绝缘层的方法包括在衬底上形成第一绝缘层；在第一绝缘层上形成蚀刻停止层；和在蚀刻停止层上形成用于电容器的第二绝缘层，所述第二绝缘层还包含第三绝缘层和第四绝缘层。
25.权利要求24的方法，其中形成第一开孔包括在第四绝缘层上形成硬掩模；和利用硬掩模作为蚀刻掩模选择性蚀刻第四绝缘层，使得在第一开孔的底部保留具有预定厚度的部分第四绝缘层。
26.权利要求25的方法，其中形成第一绝缘层包括形成多层结构。
27.权利要求25的方法，其中第三绝缘层包括磷硅酸盐玻璃(PSG)并且第四绝缘层包括原硅酸四乙酯(TEOS)。
28.权利要求23的方法，其中形成第一开孔包括将CxFy/O2的气体混合物注入磁增强反应离子蚀刻(MERIE)等离子体源中。
29.权利要求28的方法，其中CxFy气与O2气的流量比为约40∶1-约100∶1。
30.权利要求29的方法，其中CxFy气选自CF4、C4F8、C4F6和C5F8。
31.权利要求23的方法，其中扩大第一开孔的面积包括采用使用湿化学试剂的各向同性蚀刻过程。
32.权利要求31的方法，其中所述湿化学试剂是缓冲氧化物蚀刻剂(BOE)和氟化氢(HF)之一。
33.权利要求31的方法，其中扩大第一开孔的面积包括将所述面积扩大至相邻第一开孔之间的宽度为至少10nm。
34.权利要求24的方法，其中形成抗弯隔离物包括在扩大的第一开孔和硬掩模上形成抗弯层；和选择性蚀刻位于硬掩模和扩大的第一开孔的底部上的部分抗弯层，以在扩大的第一开孔的侧壁上形成抗弯隔离物。
35.权利要求34的方法，其中形成抗弯层包括形成包含用于形成下电极的相同材料的层，从而抗弯层防止发生弯曲并起到下电极的作用。
36.权利要求35的方法，其中抗弯层包含选自氮化钛(TiN)、钨(W)、钌(Ru)和铱(Ir)的材料的层。
37.权利要求36的方法，其中选择性蚀刻抗弯层是利用通过将Cl2/Ar气的气体混合物以预定比例注入变压器耦合等离子体(TCP)/电感耦合等离子体(ICP)的等离子体源中所得到的高密度等离子体来进行的。
38.权利要求37的方法，其中Cl2气与Ar气的预定混合比范围为约1∶10-约1∶20。
39.权利要求34的方法，其中抗弯层包括氮化物基材料。
40.权利要求39的方法，其中选择性蚀刻抗弯层包括利用通过将CxFy/CHxFy/O2气的气体混合物注入MERLE等离子体源中所得到的高密度等离子体。
41.权利要求34的方法，其中形成抗弯层包括形成厚度约100-约200的层。
42.权利要求25的方法，其中形成第二开孔包括利用抗弯隔离物和硬掩模作为蚀刻掩模来蚀刻残余的第二绝缘层，以形成第三开孔；和蚀刻位于第三开孔下方的蚀刻停止层，以形成暴露预定的部分衬底的第四开孔。
43.权利要求42的方法，其中形成第二开孔是利用位于MERIE等离子体源处的CxFy/O2气的气体混合物来进行的。
44.权利要求43的方法，其中CxFy气选自CF4、C4F8、C5F8、CHF3和CH2F2。
全文摘要
提供一种制造具有深开孔的半导体器件的方法。所述方法包括在衬底上形成绝缘层；选择性蚀刻绝缘层以形成第一开孔；扩大第一开孔的面积；在扩大的第一开孔的侧壁上形成抗弯隔离物；以及蚀刻残留在扩大的第一开孔下方的部分绝缘层以形成第二开孔。
文档编号H01L21/70GK1892991SQ20051009753
公开日2007年1月10日 申请日期2005年12月30日 优先权日2005年6月30日
发明者赵瑢泰, 李海朾, 曹祥薰 申请人:海力士半导体有限公司